新年有奖礼包到 | 2017用最短的时间，完成最优的设计，你还等什么？

接下来的一天半，在你打算做2016 回顾总结之时，2017 的新计划是不是也提前考虑一下呢？比如说，提高效率这件事。

我知道，当你曾信誓旦旦在2016 年初的时候，立下了各种美好而艰巨的使命，尽管到此刻，也许才实现不到1/2，可是这已经足以给自己点赞了，毕竟你还是实现了一些，算是有所收获。那么2017，再试着努力一下下吧——如果你将效率提高，也许明年今日，你就已经实现了3/4 啊！

下面跟大家简单介绍五个有关Mentor Graphics推出的Calibre以及Veloce emulation技术文档，可以帮助工程师提高效率，缩短IC设计与验证时间，在短时间中完成最优的设计。

不仅如此，选出五个文档中你最感兴趣的文档，我们将从所有参与活动的用户中，抽取 40+30 位幸运用户，分别献上新年好礼一份~~

文档一：模拟设计与图形匹配：绝佳搭配

尽管自动化图形匹配在数字集成电路物理验证中广泛使用，但其在模拟领域的采用则要迟缓得多。事实上，自定义模拟电路的本质使其非常适合于自动化图形匹配技术所提供的一些新型物理验证技术，从而让设计师在确保设计质量的同时还能减少验证时间。通过采用基于图形的验证流程，只需极少的工作即可轻松找出通过传统方法不易检测到的错误。利用其自动、精确地匹配预期几何形状的功能以及同时在多个层上执行操作的功能，Calibre Pattern Matching 提供了自动验证模拟电路物理布局的唯一可能。

文档二：多重曝光简介

利用多重曝光可在当今最先进的节点上获得精确的光刻分辨率。了解此技术的基础知识，以及它对您的 IC 设计和验证任务与职责带来的影响。

文档三：LVS盒处理可帮助设计师迅速完成出色设计

在 IC 设计验证过程中，如何既保持原有的设计版图和层次结构，同时又满足客户对设计流程性能更好更快的一贯要求，无疑是设计人员面临的一项重大挑战。设计师必须始终在性能、数据大小和准确性之间进行权衡。

早在设计之初，采用 Calibre nmLVS 的 LVS 盒处理功能来替换不完整或缺失的模块可以大幅降低设计师对昂贵的高性能计算资源的需求并且减少运行中期 LVS 检查所需的时间，同时继续为下游流程提供所需的设计信息。LVS 盒子可以消除不完整设计中固有的无效干扰，让设计团队加快设计开发进程，高效利用昂贵的计算资源，从而为最终的全芯片流片验证“节省”相应的时间和资源。

文档四：何时使用软件仿真，何时使用硬件仿真

大约在 40 年前，Comprehensive ComputingSystems and Services公司在市场上推出了首个名为 TEGAS 的商业数字软件仿真器，该设备主要用于测试生成和软件仿真系统。这一对门级电路进行仿真的系统由一个小型专家团队开发，而在此之前只有针对晶体管级电路进行仿真的模拟仿真软件。TEGAS 是其专用的描述语言。这种语言仅用于生成数字电路测试向量。最终，仍须通过原型板进行设计验证。

文档五：动态功率估算已达SoC 设计限制

设计尺寸的增长趋势势不可挡，这也一直是 EDA 验证工具的一个沉重负担。动态功率估算工具即是其一。

爱板网诚邀您参加新年活动赢好礼

参与方式一

2017年1月15日之前，点击最下方左下角【阅读原文】，选择以上五个文档中你最感兴趣的一个或多个，并填写相关信息，活动结束后，我们将随机选出40位幸运用户，获得以下奖品（温馨提示：所填信息需真实有效）

• 小熊早餐蛋卷杯                   2份

• 办公暖桌垫                          3份

• 德尔玛电热饭盒                   5份

• 羽博USB 2A双扣充电头     10份

• 10元京东券                        20份

以上奖品详情查看可点击——

（时间在原活动基础之上延续至2017年1月15日）

参与方式二

即日起至2017年1月15日之前，将本文分享至您的朋友圈或业内好友或微信，并发送相关分享截图+姓名+电话+收货地址至邮箱 [e-mail]，我们将从所有分享者中随机抽取30位幸运用户，获得2017春节对联大礼包 一份

此处为追加奖品，快快分享吧~~

此外，如果你有什么新年祝福或愿望，欢迎在文章下方写评论留言哦！