芯片代工巨头“哭”诉：EUV光刻，你这么皮，这样真的好的吗？
经历了又是一年的“沉淀”，华为海思麒麟980芯片终于有了最新消息，据多家科技媒体最新报道，华为计划将在今年第二季度推出其第二款搭载升级版本NPU的人工智能芯片，并且采用台积电最新量产的7nm制程工艺。总体看来不难预测，麒麟980无论是性能和功耗上相比麒麟970将提升一个等级·。不过，对于麒麟980 台积电最新7nm制程工艺的采用，着实让笔者感到有一丝诧异。毕竟最新高通旗舰芯片骁龙845采用的还是三星10nm工艺。
作为如今芯片代工的三大巨头之一，台积电可以说应该是最早投入量产7nm制程工艺的芯片代工厂商，据媒体报道，台积电计划今年6月份量产7nm，可以推测，麒麟980很有可能是台积电7nm工艺的第一个尝鲜者。快速“兑现”的先进工艺继续吸引着科技巨头苹果一直为其买单，苹果A系处理器几乎已落地生根在台积电生产线上，同时多年经营的品牌效应不断吸引着其它芯片厂商客户，特别目前炒的加密电子货币市场，推动这挖矿芯片需求量的剧增，据称中国专用采矿ASIC供应商Bitmain（比特大陆）强劲的12nm芯片订单已经从3月份开始推动台积电的销售业绩，据业内分析人士称，乐观估计2018年的台积电全年收入将同比增长10%以上。
而在代工领域一直被压一头的三星，一直不甘于落后，为了保住高通这个大客户，能在台积电口中抢夺苹果订单，三星在7nm工艺上一直跟台积电较着劲，近日据韩国媒体报道，三星已经提前将近半年的时间研制成功7nm，虽说相比台积电早在去年就已一小规模量产相比，晚了一段时间，但这次三星直接在7nm工艺上直接应用了EUV（极紫外光刻）技术，相比台积电依然沿用传统成熟模式的7nm，在技术工艺上先进了不少。
早在去年三星就从光刻巨头ASML（阿斯麦）一口气买了10台EUV设备，要知道ASML去年一年的产能不过才12台而已，其他厂商买不到设备，必然会影响研发EUV技术的进度，当然，这里其他厂商包括台积电、英特尔、格芯（格罗方德）这样的芯片代工竞争对手。不过，据相关媒体报道，应苹果的要求，台积电已经小批量试产EUV光刻技术的晶圆，为其7nm制程改进版本，目前在导入EUV的晶圆输出率已经大幅提升，下半年可望建立试产线，预计年底进行试产、明年正式量产，进度上已接近或超前三星，三星抢夺苹果订单的机会目前看起来并不大。那么，令芯片代工巨头们竞相追捧的EUV光刻技术到底是什么技术？又先进在哪里呢？
EUV光刻说白了相比传统光刻技术的长波光源。所需要的是波长更短，波长范围仅为10-14nm的极紫外光作为光源，能提供高分辨的蚀刻工艺是其最大的优势。不过这种光源获取难度系数很高。其实，“EUV光刻”早已不是什么新的技术名词，早在20世纪80年代就一开始研发。最早希望在半周期为70nm的节点（对应逻辑器件130nm节点）就能用上EUV光刻机。可是，这一技术一直达不到晶圆厂量产光刻所需要的技术指标和产能要求。一拖再拖，直到2016年，EUV光刻机仍然没能投入量产。晶圆厂不得不使用193nm浸没式光刻机，依靠双重光刻的办法来实现32nm存储器件、20nm和14nm逻辑器件的生产。
为什么EUV光刻技术这么难以实现呢？其实这是有原因的。
首先是光源问题。考虑到光源的复杂性，这并不令人惊讶。在机器一端的真空室内，熔融锡的微小液滴被两个激光束依次击中，并在射流中被发射出去。第一束击中液滴的激光非常精准，把液滴压平成为一个雾状的圆盘；而第二束激光的能量非常巨大，把液滴变成等离子态的小球，与EUV光源一同发光，以此产生波长为13.5nm的极紫外光。我们知道光线经过多次的折射而发生能量损耗，没有足够强度的光源在经过光掩模之后，到达晶圆表面的光强就达不到蚀刻的要求，这已是困扰光源研发人员们多年来的一个问题。
不过，目前对于光源的担忧已经基本消除了，为了满足晶圆蚀刻的要求，提高EUV光源的光强度，无非就两种方法增大驱动激光器的功率和提高激光能量转换成EUV光的效率，阿斯麦公司已在实验室中制造出了250瓦的光源。这转化为每小时125瓦的吞吐量（wph）达到了规模量产的工作效率需求。
其次是光掩模。光掩模就是给定IC设计的主模板。光掩模膜开发之后，将掩模放置在光刻工具中。该工具通过在掩模上投射光，形成光的图形打在晶片表面光化学物质（光刻胶），以此蚀刻出晶圆所需要的图形。
这里主要问题是，相比传统的光掩模，EUV光掩模缺少合适的保护膜，保护膜是非常重要的，因为即使在EUV机器（处于顶级的无尘室内）内部的超净环境内，制造过程中仍然会产生一些灰尘。落在光掩模上的灰尘微粒，可能会在每一个完成的芯片上形成足以毁掉整个装置的阴影，使相当昂贵的掩模变得分文不值。所以现在成熟的光刻技术光掩模都有保护膜保护。然而传统保护膜对EUV光来说是不透明的，这导致当前的成熟保护膜技艺并不适用于光刻技术的发展趋势。
要想适用于EUV光刻需求，保护膜必须有超薄的膜衣，让其透明，但又必须有足够的强度承受来自光掩模正常扫描运动的机械冲击，以及伴随高能EUV辐射产生的热冲击。
目前ASML已研发出仅50纳米厚的多晶硅型EUV防护薄膜，可以经受住EUV辐射带来的1000摄氏度高温，不过问题是防护薄片是脆的。在这些温度下，有些人担心EUV防护薄膜可能会在加工过程中恶化，造成的价格扫描仪和EUV光掩模的损坏，并且，EUV防护膜在吸收EUV光部分能量之后，自身温度升高，而身处真空的环境，对流冷却速度非常低，导致天然散热速度非常缓慢，热量就会积聚，再加上EUV保护膜需要非常的薄厚度，如果没有足够机械强度，在生产过程中EUV光掩模保护膜可靠度会很低。到目前为止，ASML的EUV防护薄膜已经用140V的EUV电源进行了测试。但是，防护薄膜将如何反应250瓦特源仍然不清楚。
然而，一些芯片制造商们认为冒着风险使用裸露光掩模也是值得一试的，因为过程中只有几个EUV步骤。而一旦芯片制造商开始依靠EUV进行更多步骤的操作，那么这个方案就无法再继续使用了，毕竟低芯片成品良率和高昂成本风险不是任何一个芯片制造商期望看到的。
芯片制造巨头英特尔直接表示：如果没有可用EUV光掩模防护膜，将不会进入EUV生产。至于三星已经研制成功的EUV光刻技术到底是怎样解决这个问题，就不得而知了。
最后，除了要解决以上几个主要难题，EUV光刻面临最大的挑战就是EUV光刻的随机效应，何为随机效应，根据定义，随机效应描述了具有光量子随机变化的事件。它们是不可预测的，没有稳定的模式。而光刻胶是用来制作晶圆“图案”的光敏聚合物，它是造成随机性效应的罪魁祸首之一。
在EUV的情况下，光子击中光刻胶并引起光化学反应。但是对于EUV光刻胶而言，由于量子非定域效应，每个或多个反应期间可能出现新的不同的反应。因此EUV容易发生涉及随机效应。一般来说，该行业将随机性主要归咎于光刻胶，但EUV的光掩膜和其他部分(EUV光子平均自由程较大)也可能会出现随机变量。
随机效应并不新鲜。事实上，这一现象多年来一直困扰着EUV团队。众所周知，随机效应会导致光刻图案的变化。行业一直在努力解决这个问题，但人们要么低估了问题，要么没能及时解决问题，要么两者兼而有之。
那么既然EUV光刻技术难题这么多，明显并不是很成熟的芯片制造方案，为啥大家都对此趋之如骛呢，三星、台积电，格芯纷纷要上马EUV，EUV光刻究竟先进在哪里呢？
说EUV光刻如何先进之前，先说一下当今光刻最先进也是最广泛采用的技术：193nm浸没式光刻。顾名思义，这种工艺是用波长为193纳米的光线照射一个印有图案的表面，也就是光掩模。该工艺通过水，将图案投射到硅晶片上，随后图案被光敏化学品（也就是光刻胶）固定，并蚀刻到硅晶片上。这一工艺的问题在于，光不能直接定义小于其波长的目标特征。而193纳米的长度比现代芯片所需的图案尺寸大很多。因此，需要利用一些光学上的技巧和变通方法来弥补这一差异。其中最昂贵的方法，是用三四个不同的光掩模在芯片上产生单个图案。即使对现在最复杂的处理器而言，这也意味着晶圆可能需要反复通过光刻工具达80次之多。复杂流程工艺和高昂的材料成本让193nm浸没式光刻技术面对集成度日益增高的芯片制程来说已经力不从心。
之所以使用EUV光刻技术，是因为它使用的是13.5纳米波长的EUV，这与要印制的最终目标特征的尺寸非常接近。有了它，制造商可以将三四个光刻步骤变成一个。对于其7纳米EUV工艺，格芯计划将用5个步骤取代原有的15个步骤。台积电的光刻设备和掩模技术总监约翰林（JohnLin）表示，他们公司也在计划进行类似减少步骤的工作。
EUV技术会让7纳米制程变得更快速、更便宜，同时对于比7纳米节点更先进的制程来说也是至关重要的。帕顿说：“如果5纳米制造工艺不使用EUV技术，那么将会有超过100个（光刻步骤），那就太疯狂了！”
EUV光刻似乎来得正是时候，事实也确实是这样。但这是一段长达几十年的漫长旅程，时常会有一些专家宣称EUV技术已胎死腹中，然而，台积电的小批量试产，和三星EUV光刻研发成功以及格芯默默上马EUV加速工艺开发都能看出，EUV光刻技术不仅没死，而且正以比以往没有的速度冲击芯片代工行业。这个2018年或许就是EUV光刻进入晶圆产线正式量产的元年。
阅读推荐