查看原文
其他

干货 | 10年老司机倾囊相授,贴片晶振的PCB layout需要注意哪些?

The following article is from 记得诚电子设计 Author 记得诚

晶振有两个比较重要的参数,频偏和温偏,单位都是PPM,通俗说,晶振的标称频率不是一直稳定的,某些环境下晶振频率会有误差,误差越大,电路稳定性越差,甚至电路无法正常工作。


所以在PCB设计时,晶振的layout显得尤其的重要,有如下几点需要注意。


✔ 两个匹配电容尽量靠近晶振摆放。



✔ 晶振由石英晶体构成,容易受外力撞击或跌落的影响,所以在布局时,最好不要放在PCB边缘,尽量靠近芯片摆放。


✔ 晶振的走线需要用GND保护好,并且远离敏感信号如RF、CLK信号以及高速信号。


✔ 在一些晶振的PCB设计中,相邻层挖空(净空)或者同一层和相邻层均净空处理,第三层需要有完整的地平面,这么做的原因是维持负载电容的恒定。


晶振负载电容的计算公式是:

CL=C1*C2/(C1+C2)+Cic+Cp


Cic为集成电路内部电容,Cp为PCB板的寄生电容,寄生电容过大,将会导致负载电容偏大,从而引起晶振频偏,这个时候减小匹配电容C1和C2可能会有所改善,但这也是治标不治本的措施。


晶振相邻层挖空是如何控制寄生电容Cp的呢?


电容的物理公式是:C=εS/4πKd,即晶振焊盘与邻近地平面之间的面积S和距离d均会影响寄生电容大小,因为面积S是不变的,所以影响寄生电容的因素只剩下距离d,通过挖空晶振同一层的地和相邻层的地,可以增大晶振焊盘与地平面之间的距离,来达到减小寄生电容的效果。


电容容值和物理量之间的关系


简单画了一个图示,如下一个4层板,晶振放在Top层,将Top层和相邻层净空之后,晶振相对于地平面(L3),相比较没有净空之前,这个距离d是增大的,即寄生电容会减小。


晶振的L1和L2层均净空处理


✔ 晶振的摆放需要远离热源,因为高温也会影响晶振频偏。


我们知道晶振附近相邻地挖空处理,一方面是为了维持负载电容恒定,另一方面很大原因是隔绝热传导,避免周围的PMIC或者其他发热体的热透过铜皮传导到晶振,导致频偏,故意净空不铺铜,以隔绝热的传递。


为什么温度会影响晶振频率呢?


当晶振加热或者降低到某个温度后再降到常温,与最初在常温下测试通常情况下会有一定的变化,这是因为晶体的热滞后现象,带温度补偿的TCXO相对来说精度会好不少,可以有效解决晶体温漂,但一般TCXO都是M以上级别较多,KHz的很少,受限于生产工艺。


EEWorld“搜器件”小程序上线啦!

千万级器件数据随手查  文档在线实时浏览

免费下载轻松便捷  常用器件一件收藏


免责声明:本文系网络转载,版权归原作者所有。如本文所用视频、图片、文字如涉及作品版权问题,请在文末留言告知,我们将在第一时间处理!本文内容为原作者观点,并不代表本公众号赞同其观点和对其真实性负责。



推荐阅读

干货 | 最容易引发电路故障的元器件都有哪些?

干货|高速信号应该如何走线?

干货|眼见不一定为实!电阻、电容和电感的实际等效模型

干货 | 实用电源设计经验分享

由于微信公众号近期改变了推送规则,如果您想经常看到我们的文章,可以在每次阅读后,在页面下方点一个「赞」或「在看」,这样每次推送的文章才会第一时间出现在您的订阅列表里。

或将我们的公众号设为星标。进入公众号主页后点击右上角「三个小点」,点击「设为星标」,我们公众号名称旁边就会出现一个黄色的五角星(Android 和 iOS 用户操作相同)。


聚焦行业热点, 了解最新前沿
敬请关注EEWorld电子头条
http://www.eeworld.com.cn/mp/wap
复制此链接至浏览器或长按下方二维码浏览
以下微信公众号均属于
 EEWorld(www.eeworld.com.cn)
欢迎长按二维码关注!

EEWorld订阅号:电子工程世界
EEWorld服务号:电子工程世界福利社

    您可能也对以下帖子感兴趣

    文章有问题?点此查看未经处理的缓存