出货了！英特尔首批10纳米Agilex™ FPGA

8月29日，英特尔宣布开始向参与早期使用计划的客户出货第一批英特尔® Agilex™FPGA，包括科罗拉多工程公司、Mantaro Networks、微软和Silicom。上述客户将使用Agilex FPGA为网络、5G和加速数据分析开发先进的解决方案。

英特尔® Agilex™ FPGA

“英特尔Agilex FPGA系列产品源自英特尔广泛的创新和技术领导力，包括架构、封装、制程技术、开发工具以及利用eASIC技术降低功耗的快速路径。这些无与伦比的资产使得更高水平的异构计算、系统集成和处理器连接得以实现。利用即将到来的Compute Express Link（CXL）技术，英特尔Agilex FPGA将成为首款为英特尔®至强®处理器提供缓存一致和低时延连接的10纳米FPGA。”

——Dan McNamara，
英特尔高级副总裁
兼网络与自定义逻辑事业部总经理

在以数据为中心、5G驱动的时代，网络吞吐量必须提高，而时延必须降低。通过大幅提高性能¹并降低固有的时延，英特尔Agilex FPGA提供了解决这些挑战所需的灵活性和敏捷性。英特尔Agilex FPGA可重新配置且功耗低²，拥有计算和高速接口功能，支持建设更智能、带宽更高的网络，并通过边缘、云和整个网络上的加速人工智能及其它分析功能帮助提供可操作的实时洞察。

微软公司Azure硬件系统部技术研究员Doug Burger表示：“在英特尔Agilex FPGA的开发过程中，微软一直与英特尔密切合作。我们计划在未来很多项目中使用该产品。英特尔FPGA已经为我们创造了巨大的价值，加速了Azure云服务、必应和其它数据中心服务中的实时人工智能、网络及其它应用或基础设施。我们期待继续与英特尔合作，为客户提供高质量云服务、大数据分析和超智能的网络搜索结果。”

英特尔Agilex系列整合了多个创新的英特尔技术，包括基于英特尔10纳米制程技术的第二代HyperFlex™ FPGA架构，基于经过验证的英特尔嵌入式多芯片互连桥接技术（EMIB）的异构3D系统级封装（SiP）技术。这些先进技术让英特尔能够将模拟、内存、可定制计算、可定制I/O ，英特尔eASIC设备模块和FPGA逻辑结构集成到一个芯片封装中。英特尔提供了一个可定制逻辑连续体，让开发者能够把自己的设计从FPGA无缝地迁移到结构化ASIC。

英特尔Agilex FPGA提供创新功能，帮助加速未来的解决方案。创新要点包括：

• Compute Express Link：业内第一个支持即将推出的Compute Express Link（CXL）技术的FPGA，CXL是一种面向未来英特尔® 至强® 可扩展处理器提供高速缓存和内存一致性的互连结构。

• 第二代HyperFlex架构：与英特尔® Stratix® 10 FPGA¹相比，性能提升高达40%，或总功耗降低40%²。

• DSP创新：唯一支持硬核BFLOAT16 和高达40 teraflops（FP16）数字信号处理（DSP）性能的FPGA³。

• 第五代外设组件互连总线（PCIe）：相比第四代PCIe，带宽更高。

• 收发器数据传输速度：为要求400GE及更高速度的高速网络支持最高112Gbps的数据传输速度。

• 高级内存：支持目前的DDR4、未来的DDR5、HBM和英特尔®傲腾™数据中心级持久内存。

针对英特尔Agilex FPGA的设计开发目前已经可以通过英特尔Quartus Prime设计软件获得，助力英特尔FPGA、CPLD和SoC获得最高的性能和生产力。

附加条款：

有关英特尔Agilex的性能、功率和软件支持的更多细节：

¹ 性能比英特尔Stratix 10 FPGA最多高40%。源自对一个设计套件样本的基准测试，对比了英特尔Stratix 10设备和英特尔Agilex设备的最高时钟速度（Fmax），使用了Intel Quartus Prime软件。平均来说，与在Stratix 10设备的最流行速度（-2速度级别）下运行相比，在英特尔Agilex FPGA的最高速度下运行的相同设计的最高时钟速度提高了40%。测试于2019年2月进行。

² 与英特尔Stratix 10 FPGAs相比，总功耗降低了最多40%。源自对一个设计套件样本的基准测试，对比了分别运行英特尔Stratix 10 FPGA和英特尔Agilex FPGA的相同设计的总功耗。英特尔Stratix 10 FPGA设计的功耗估计是来自英特尔Stratix 10 Early Power Estimator；英特尔Agilex FPGA设计的功耗来自英特尔内部分析和架构仿真与建模。测试于2019年2月进行。

³ DSP的性能最高40 TFLOPs（FP16配置）。每个英特尔Agilex DSP模块在每个时钟周期可以执行两次FP16浮点运算（FLOPs）。FP16配置下的总FLOPs计算方式：单个英特尔Agilex FPGA中提供的最多DSP模块数量乘以2，再乘以模块最大时钟频率。

说明与免责声明： 

如欲了解更多完整信息，请访问 www.intel.com/benchmarks。

性能结果基于截至配置中所述日期的测试，可能无法反映所有公开可用的安全更新。详情见配置部分。任何产品或组件都无法保证绝对安全。

英特尔技术的功能和优势取决于系统配置，可能需要激活支持的硬件、软件或服务。实际性能可能因系统配置的不同而有所差异。请咨询您的系统制造商或零售商，也可登录intel.cn 获取更多信息。

结果基于英特尔内部分析、架构模拟和建模评估或模拟得出，仅供参考。系统硬件、软件或配置的任何不同都可能影响实际性能。

英特尔和英特尔标识是英特尔公司在美国和其他国家（地区）的商标。

*文中涉及的其它名称及品牌属于各自所有者资产。

相关资讯

/如需转载请留言/

在看？就点在看