“华为杯”第五届中国研究生创“芯”大赛——Cadence企业命题

Cadence 在计算软件领域拥有超过 30 年的专业经验，是电子设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G 通讯、汽车、移动、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续七年名列美国《财富》杂志评选的 100 家最适合工作的公司。

Cadence 赛题

三维集成电路的多层模块划分最优化算法

赛题背景

一个数字电路的Verilog网表通常由多个模块（module）组成。模块内部的逻辑单元、寄存器之间有大量连接。模块和模块之间也互相有信号的连接。当设计者在早期规划芯片的布图结构(Floorplan）阶段，通常可先忽略模块内部连接，而更关注模块之间的连接关系。这样可以在不损失太多精度的同时，更快速地评估架构的可行性。

同时我们也需要考虑各个模块的面积（通常由该模块内部instance 的总面积决定），使得这些模块在后端实现的布局布线阶段，能够在芯片的版图上得到合理的面积分配。

此处为了简化问题的形式，我们暂时忽略整个芯片对外的输入输出（I/O)而只考虑模块之间的连接。

例如，图1是拥有7个模块（Verilog module，非hard IP block）的一个芯片。模块有不同大小的面积。模块之间的连接用线段表示，线段上的数字代表了连接的信号个数。

图1. 模块大小和连接关系的例子

三维集成电路与模块划分

用三维集成电路来实现一个芯片，会遇到的一个常见问题是：如何对整个芯片的电路模块进行划分，使这些模块被分配到多个裸片（Die）上。

图2是一个把电路划分成两部分，并分配到上下两个同样面积的裸片上的例子。划分之后，两部分电路之间的连接，通过裸片之间的堆叠工艺实现，比如常见的有Bump以及TSV（Through Silicon Via）

图2. 划分到两个裸片的例子

关于TSV

TSV提供了信号穿越裸片衬底的通路。但是它自身也需要占据一部分面积，因此也必须考虑到TSV带来的额外的面积需求。

图3. TSV示例

当多层裸片堆叠时，凡裸片和裸片界面处穿过衬底的地方需要TSV。

图4. 多层裸片间的TSV

关于Feedthrough

当多层裸片堆叠时，比方说三层：从第一层到第三层的信号连接，即使在逻辑上并没有和第二层的模块有任何关系，物理上也必须穿过第二层，即Feedthrough。从而有可能会产生额外的TSV。

图5. Feedthrough

约束条件

三维划分需要考虑的硬性约束条件有：

1.一个裸片上所有模块的总面积，加上这个裸片上所需的TSV的总面积，不能超过裸片的面积，即面积利用率不能超过100%。

2.相邻两个裸片的界面上，可容纳的Bump/TSV的数量是有上限的。

约束条件的例子

图6 是面积约束条件的一个例子（假设每根线代表100个信号）

如果不考虑面积，左边的划分是最好的，因为只需要200个bump。但是第一层的模块总面积已经超过了裸片面积。

此时采用右边的方案，bump数量增加到了500个，但只要仍然小于两个die之间所能容纳bump数量的上限，同时模块总面积也并没有超过裸片面积，则仍然是可行的。

图6. 面积约束条件的例子

题目要求

对于主办方给定的：

• 模块连接图（包含模块面积以及连接关系和信号数量）

• 裸片尺寸、TSV单位尺寸

• 相邻两个Die之间的Bump/TSV数量上限（为简化题目，假设Bump和TSV的数量上限相同）

要求把所有模块划分到3个裸片上。不考虑整个芯片对外的I/O。堆叠方向如图7所示，灰色表示衬底：

图7. 堆叠方向

在满足硬性约束条件下，最优化以下两个目标：

1.三个裸片上模块的面积利用率尽可能相同。避免出现有些裸片过于拥挤而有些裸片大片空白的情况。利用率=（模块总面积+TSV总面积）÷裸片面积

2.裸片间bump/TSV数量尽可能少。

附加题 - 考虑模块布局与总线长

基本题并不考虑模块在版图上的具体位置，只计算其面积和连接数。附加题要求提出一种算法并尝试实现：在考虑模块布局（无缝铺满整个裸片区域，形状可以是矩形或直角多边形，如图8所示）的前提下，使总线长最短。

注1：由于利用率总是小于100%，因此铺满后每个模块的占地面积将大于它的初始面积。但不可小于初始面积。

注2：总线长的计算用模块几何中心之间的水平距离来简化。

注3：TSV假设均布在裸片上，可先不考虑其具体位置，但面积需算入。

图8. 模块布局与总线长

提交要求

1. PPT报告，2. 优化算法代码，3. 可重现的计算结果

Cadence专项奖设置

• 一等奖一队，奖金10 000元

• 二等奖三队，奖金5 000元

附件下载

添加大赛秘书处微信，加入赛题交流群，获取赛题附件。

第五届大赛其他企业命题

大赛介绍

中国研究生创“芯”大赛由教育部学位管理与研究生教育司指导，中国学位与研究生教育学会、中国科协青少年科技中心主办，清华海峡研究院作为秘书处。赛事作为中国研究生创新实践系列赛事之一，服务于国家集成电路产业发展战略，旨在切实提高研究生的创新能力和实践能力，促进集成电路领域优秀人才的培养，至今已成功举办四届。

承办单位介绍

浙江大学杭州国际科创中心是新时代浙江大学和杭州市全面深化市校战略合作共建的重大科技创新平台，以打造世界一流水平，引领未来发展的全球顶尖科技创新中心为目标，面向国家重大战略、区域发展重大需求和国际科学前沿，聚焦物质科学、信息科学、生命科学的会聚融通，打通前沿科学研究、颠覆性技术研发和成果产业化的全链条。科创中心坚持体制机制创新，努力打造新型研发机构，集聚一批擅长产学研协同的战略科学家、掌握前沿技术的创业家、面向核心科技的投资家，致力建设面向人才培养、前沿科技和社会服务的新型大学校区，推动成果转化、技术交易和产业投资的开放科技园区，促进技术创新、产业创新和制度创新的卓越创新特区，打造先进制造业的示范池、创新经济的策源地、硬核科技的集聚地。