北大彭练矛-张志勇课题组Science：5纳米碳纳米管CMOS器件，晶体管性能推至理论极限
前言：巨头英特尔（Intel）创始人之一Gordon Moore在1965年提出了业界著名的摩尔定律（Moore's Law），大意为：集成电路上的元器件（例如晶体管）数目，每隔月18个月至两年便会增加一倍，性能也将提升一倍。这一定律可不是物理学或者自然定律，而是Moore对半导体工业发展的观察、统计和预测。不过，随着硅基晶体管材料和制造工艺逐渐接近理论极限，集成电路的性能已经不能向过去那样快速提高。科学家们希望通过新材料、新结构来解决这些问题，例如UC Berkeley的Ali Javey教授课题组采用二硫化钼（MoS2）材料制备出栅极长度仅有“1纳米”的晶体管，使用单壁碳纳米管作栅极电极（Science, 2016, 354, 99-102，点击阅读详细）。最近，北京大学信息科学技术学院彭练矛-张志勇课题组造出了5纳米碳纳米管CMOS器件，将晶体管性能推至理论极限（Science, 2017, 355, 271-276）。下面就为大家介绍这篇好文。
集成电路发展的基本方式在于晶体管的尺寸缩减，从而提高性能和集成度，得到更快、功能更复杂的芯片。目前主流互补金属氧化物半导体（CMOS）技术即将发展到10纳米的技术节点，后续发展将受到来自物理规律和制造成本的限制，很难继续提升，“摩尔定律”可能面临终结。20多年来，科学界和产业界一直在探索各种新材料和新原理的晶体管技术，以期替代硅基CMOS技术。但是到目前为止，并没有机构能够实现10纳米的新型CMOS器件，而且也没有新型器件能够在性能上真正超越最好的硅基CMOS器件。
碳纳米管被认为是构建亚10纳米晶体管的理想材料，其原子量级的管径保证了器件具有优异的栅极静电控制能力，更容易克服短沟道效应；超高的载流子迁移率则保证器件具有更高的性能和更低的功耗。理论研究表明碳纳米管器件相对于硅基器件来说在速度和功耗上具有5-10倍的优势，有望满足“后摩尔时代”集成电路的发展需求。但是已实现的最小碳纳米管CMOS器件仅停滞在20纳米栅长（2014年IBM），而且性能远远低于预期。
北京大学信息科学技术学院彭练矛-张志勇课题组在碳纳米管电子学领域进行了十多年的研究，发展了一整套高性能碳纳米管CMOS晶体管的无掺杂制备方法，通过控制电极功函数来控制晶体管的极性。近年来，该课题组通过优化器件结构和制备工艺，首次实现了栅长为10纳米的碳纳米管顶栅CMOS场效应晶体管（对应于5纳米技术节点），p型和n型器件的亚阈值摆幅（subthreshold swing, SS）均为70 mV/DEC。器件性能不仅远远超过已发表的所有碳纳米管器件，并且在更低的工作电压（0.4 V）下，p型和n型晶体管性能均超过了目前最好的硅基CMOS器件在0.7 V电压下工作的性能（Intel公司的14纳米节点）。特别是碳纳米管CMOS晶体管本征门延时仅为0.062 ps，相当于14纳米硅基CMOS器件（0.22 ps）的1/3（图1）。
图 1：10纳米栅长碳纳米管CMOS器件。A： n型和p型器件截面图和栅堆垛层截面图；B-C: p型和n型碳管器件的转移曲线以及与硅基CMOS器件（Intel, 14 nm, 22 nm）的对比。D:碳管器件的本征门延时与14 nm硅基CMOS对比。
课题组进一步探索5纳米栅长（对应3纳米技术节点）的碳纳米管晶体管。采用常规结构制备的栅长为5纳米的碳管晶体管容易遭受短沟道效应和源漏直接隧穿电流影响，即使采用超薄的高k栅介质（等效氧化层厚度0.8纳米），器件也不能有效地关断，SS一般大于100 mV/Dec。课题组采用石墨烯作为碳纳米管晶体管的源漏接触，有效地抑制了短沟道效应和源漏直接隧穿，从而制备出了5纳米栅长的高性能碳纳米管晶体管，器件亚阈值摆幅达到73 mV/Dec。
图2：5纳米栅长碳管晶体管。A：采用金属接触的碳管晶体管截面TEM图，以及采用石墨烯作为接触的碳管晶体管SEM图；B:石墨烯作为接触的碳管晶体管示意图；C：栅长为5纳米的碳管晶体管的转移曲线。
在此基础上，课题组全面比较了碳纳米管CMOS器件的优势和性能潜力。研究表明，与相同栅长的硅基CMOS器件相比，碳纳米管CMOS器件具有10倍左右的速度和动态功耗（能耗延时积，EDP）综合优势，以及更好的可缩减性。对实验数据分析表明，5纳米栅长的碳管器件开关转换仅有约1个电子参与，并且门延时达到了42 fs，非常接近二进制电子开关器件的极限（40 fs）——该极限由海森堡测不准原理和香农-冯诺依曼-郎道尔定律（SNL）决定。这表明5纳米栅长的碳纳米管晶体管已经接近电子开关的物理极限。
图3： 碳纳米管CMOS器件与传统半导体器件的比较。A： 基于碳管阵列的场效应晶体管结构示意图；B-D：碳管CMOS器件（蓝色、红色和橄榄色的星号）与传统材料晶体管的亚阈值摆幅（SS），本征门延时和能量延时积的比较。
课题组还研究了接触尺寸缩减对器件性能的影响，探索了器件整体尺寸的缩减，将碳纳米管器件的接触电极长度缩减到25纳米，在保证器件性能的前提下，实现了整体尺寸为60纳米的碳纳米管晶体管，并且成功演示了整体长度为240 nm的碳管CMOS反相器，这是目前所实现的最小的纳米反相器电路。
研究成果表明在10纳米以下技术节点，碳纳米管CMOS器件相对于硅基CMOS器件具有明显优势，且有望达到由测不准原理和热力学定律决定的二进制电子开关的性能极限。这表明碳纳米管电子学具有巨大的潜力，为2020年之后的集成电路技术的发展和选择提供了重要的参考。
该工作2017年1月20日在线发表于顶级期刊Science，北京大学信息科学技术学院博士后邱晨光是第一作者，张志勇教授和彭练矛教授为共同通讯作者。该项研究得到国家重点研发计划、国家自然科学基金委员会优秀青年基金、创新群体和面上项目资助，同时也得到北京市科学技术委员会等单位的资助。
原文（扫描或长按二维码，识别后直达原文页面）：
Scaling carbon nanotube complementary transistors to 5-nm gate lengths
Science, 2017, 355, 271-276, DOI: 10.1126/science.aaj1628
新闻报道：
http://pkunews.pku.edu.cn/xwzh/2017-01/20/content_296628.htm