技经观察丨小芯片技术开辟半导体新赛道
小芯片（Chiplet，又名芯粒）技术，是一种模块化芯片技术，可将多个不同功能的小型芯片拼搭形成模组，以实现多种处理功能。小芯片系统将传统片上系统（System on Chip，SoC）所需的微处理器、模拟IP核、数字IP核和存储器等模块分开制造，并在后道工艺中集成为一个芯片模组，可实现不同模块的混用、复用，且各模块不需要在同一制程节点制造，在成本和良率上具有优势。因此，小芯片技术成为半导体行业又一新兴赛道。2022年3月，英特尔公司携手全球数十家顶级半导体厂商，共同发布全球首个小芯片互连标准UCIe（Universal Chiplet Interconnect Express）。2022年底，由中国电子技术标准化研究院、中科院计算所等机构制订的《小芯片接口总线技术要求》即将公布。届时，国内外企业将围绕小芯片技术展开的合作与竞争将愈发激烈。
一、延续“摩尔定律”经济成本高企，小芯片技术应运而生
英特尔公司创始人之一戈登·摩尔曾发表“摩尔定律”，指出“在成本不变时，集成电路上可以容纳的晶体管数目每经过约18个月至24个月便会增加一倍”。这一判断在很长时间内都准确预判芯片技术进展——芯片尺寸缩小、晶体管密度增加，且功耗降低。然而，随着芯片制程逐渐升级至约28nm时，提高晶体管密度的成本升高、设计复杂性增加且开发周期变长，这意味着芯片开发和制造成本开始逐渐上升。并非所有厂商都有能力负担高昂的研发费用，很长一段时间内都仅有三星和台积电两家厂商成功将10nm以下的制程技术推向市场。这意味着“摩尔定律”在经济性上出现了一定程度的失灵。
摩尔定律放缓 图源：Marvell
在此背景下，小芯片技术应运而生，通过将不同制程节点的多个单一功能的小芯片模块化拼搭，从而实现更优经济成本。2015年，美国美满电子科技公司（Marvell）提出模块化芯片（Modular Chip，Mochi）概念，旨在拆分SoC芯片的功能，以模块化的形式构建芯片模组，从而实现更低的设计与生产成本。随后，AMD公司以平衡性能、功耗和成本为目标推出模块化处理器芯片“霄龙”（EPYC），使其成为当时功能集成度最高的芯片。同时，AMD公司提出“性能/瓦”（performance/W）和“性能/美元”（performance/$）等芯片经济性衡量标准。
美满电子科技MoChi概念 图源：Marvell
在小芯片技术出现前，厂商普遍采用SoC的方式，将多个面向不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上，包括中央处理器（CPU）、图形处理器（GPU）、数字信号处理器（DSP）、图像信号处理器（ISP）等众多的不同功能的计算单元，以及诸多的接口IP，其追求的是高度的集成化，利用先进制程对所有的单元进行全面的提升。这需要将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块芯片上，因而成本高企、开发难度极大。
而小芯片系统颠覆了上述开发流程，将一块原本复杂的SoC芯片进行解构，根据功能需求来选择不同的计算单元或功能单元，并为不同单元分配最合适的制程节点进行设计和制造。最后，通过先进封装技术将各个单元彼此互连，集成封装为一个系统级芯片组，有效降低了芯片系统的复杂度和开发成本。
相比于SoC，小芯片具有以下优点。一是可重用知识产权（IP）：同一个小芯片可用于许多不同的设备。二是异构集成：小芯片可以用不同的工艺、材料和制程节点制造，针对其特定功能进行优化。三是高良率：可以在组装前测试每个小芯片，提高最终器件的良率。
二、小芯片技术凭借其灵活性引起业界重视
当前，半导体制造业后道流程的附加值在不断上升，小芯片技术作为先进封装技术的典型代表，得到业界重视。
（一）小芯片技术与产品正形成规模，推出实用产品
美国半导体行业巨头纷纷涉足小芯片技术，已取得实用化成果。2018年，AMD公司率先在霄龙型号处理器中采用小芯片设计，在单个芯片中实现较高整合度。2022年3月，苹果公司推出采用小芯片设计的M1 Ultra处理器芯片，将两枚M1 Max芯片互连，实现更高运算性能。2022年8月，英特尔公司发布Meteor Lake和Arrow Lake型号芯片，旨在将不同核心数量、不同的缓存大小及不同性能的模块混合，实现高效率、低功耗。
苹果公司M1 Ultra芯片示意图 图源：Apple
小芯片的火热同样引起了中国内地厂商的兴趣。地平线、壁仞科技等大算力芯片公司也表达了对小芯片技术的兴趣或推出了相关产品；芯原和芯动科技等IP供应商已推出实质的接口IP,展现出对小芯片技术的跃跃欲试。
（二）小芯片技术正形成标准，面向行业共赢
为了将小芯片技术全面推向市场，英特尔、AMD、ARM、台积电、三星、日月光、高通、微软、谷歌云和Meta等科技巨头联合，发起小芯片互连标准联盟——UCIe产业联盟，并于2022年3月发布UCIe 1.0标准，目的是通过开源设计实现芯片之间的芯片互连标准化，从而降低成本，促进更广泛的小芯片生态系统。该标准定义了片上互连技术的物理层、协议栈和软件模型，以及合规性测试程序。
UCIe标准概念图 图源：UCIe产业联盟
其中，英特尔公司为UCIe标准贡献了高级接口总线（AIB）和嵌入式多核心互连桥接（EMIB）等技术；台积电公司贡献了芯片-晶圆-基板(CoWoS)等技术。未来新版本的UCIe标准可能包括附加协议、更宽的数据链路和更高密度的连接。最终，UCIe标准的目标是像其他连接标准（如USB、PCIe和NVMe）一样普遍和通用，同时为小芯片连接提供卓越的功率和性能指标。
UCIe产业联盟成立后，中国企业芯原微电子、超摩科技、芯动科技、芯和半导体以及牛芯半导体等企业相继加入了UCIe产业联盟。这意味着全球小芯片互连标准中，也将有中国企业贡献的一份力量。
与此同时，中国也正发展自主小芯片标准。2021年5月，中国计算机互连技术联盟在工信部立项《小芯片接口总线技术要求》，由中国电子技术标准化研究院、中科院计算所和国内多个芯片厂商合作展开标准制定工作。该标准文件已完成起草工作，于2022年3月起公开征求意见，预计将于2022年年末正式发布，作为中国原生小芯片标准。
三、小芯片赛道机遇与挑战并存
小芯片技术和小芯片互连联盟的出现，很可能将催生新的商业模式，带动半导体行业的新一轮创新。知名市场研究机构Omdia预测，到2024年全球小芯片市场规模将扩大到58亿美元，较2018年的6.45亿美元增长9倍；到2035年，小芯片市场规模有望增至570亿美元。小芯片互连标准的建立，将有助于更多企业提高良率、降低成本、缩短开发周期以及增加产品的扩展性。企业将有机会在制程并非最领先的情况下，通过合理的搭配与优化，创造出先进芯片与系统。随着技术上的不断演进和工艺的日渐成熟，小芯片技术未来有可能得到更广泛的应用。
虽然小芯片技术降低了对先进制程的依赖，但由于其涉及到不同的工艺、信号和开发流程，更需要整个产业链的协同。从芯片设计、晶圆制造到封装测试等产业链环节，以及开发工具和开发流程，都需要统一的标准和高度的兼容性，才能真正实现互连互通、可协作的愿景。这意味着芯片产业链更加受“木桶效应”的支配，仍对本土制造能力和先进工艺水平有着较高的要求。
在国际竞争方面，美国仍将保持强劲竞争力。不仅是产业界，美国政界也表达了对小芯片技术的关注。2022年6月，美国智库安全与新兴技术中心（CSET）发表的《支持先进半导体封装》（Re-Shoring Advanced Semiconductor）报告中提及：“创新将出现在小芯片、晶圆级封装和封装设备自动化等领域。美国应该进行投资并提供激励措施，以确保半导体行业在这些领域的持续领先地位”。美国总统拜登8月签署的《芯片与科学法案》中，也指出：“建议开发小芯片平台，使初创公司和研究人员能够以更低的成本，更快地进行创新”。这表明，未来在全球小芯片技术这一赛道中，美国将力争领先地位。
作者简介
唐乾琛 国务院发展研究中心国际技术经济研究所研究二室，三级分析员
研究方向：信息领域战略、技术和产业前沿
联系方式：tangqc96@163.com
推荐阅读
编辑丨郑实
研究所简介
国际技术经济研究所（IITE）成立于1985年11月，是隶属于国务院发展研究中心的非营利性研究机构，主要职能是研究我国经济、科技社会发展中的重大政策性、战略性、前瞻性问题，跟踪和分析世界科技、经济发展态势，为中央和有关部委提供决策咨询服务。“全球技术地图”为国际技术经济研究所官方微信账号，致力于向公众传递前沿技术资讯和科技创新洞见。
地址：北京市海淀区小南庄20号楼A座
电话：010-82635522
微信：iite_er