【PIPES Program】DARPA研发光互连技术以提高数字微电子性能

DARPA“极端可微缩性封装中的光子学”（PIPES）项目

据美国国防高级研究计划局（DARPA）官网3月25日报道，在其“极端可微缩性封装中的光子学”（Photonics in the Package for Extreme Scalability，PIPES）项目推动下，英特尔和Ayar实验室的研究人员已经展示了在改善芯片与光子（光）连接方面的早期进展。当前，光纤信号传输使得高速互联网成为可能，在各种数据中心里，光收发器无处不在。然而数字系统仍然依赖于通过电子在金属导线上的移动来推动电路板上集成电路（IC）之间的数据。芯片封装的电信号越来越限制了整体带宽和信令效率，限制了先进系统的性能。PIPES项目正在探索如何扩大光学元件的使用，以打破这些限制，并使数字微电子技术提升到新的性能水平。

英特尔和Ayar实验室研究参与PIPES项目的研究人员已经成功地用高效的光信号接口取代了最先进的现场可编程门阵列（FPGA）的传统电输入/输出（I/O）。最近的这一次演示利用了由Ayar实验室开发的光学接口TeraPHY，这是一种光学I/O芯片，取代了电子序列化/反序列化（SERDES）芯片。传统上，这些SERDES芯片可以在需要快速数据移动对有限的I/O进行补偿，从而实现高速通信和其他功能。团队研究人员利用英特尔先进的封装和互连技术，将TeraPHY和英特尔FPGA核心集成在一个软件包中，创建了一个带有封装内光学器件的多芯片模块（MCM）。该集成解决方案大大提高了互连范围、效率并降低了延迟，使高速数据链路与直接来自FPGA的单模光纤相连。内置于格芯公司（GlobalFoundries）的先进光子学工艺中，用于本次演示的共封装TeraPHY芯片组能够在与电子I/O相比的较小功率下实现每秒2兆比特（Tbps）的I/O带宽。

英特尔和Ayar实验室开发的光学连接FPGA板

对此，DARPA微系统技术办公室（MTO）负责PIPES项目的主管Gordon Keeler博士表示：“这种早期的PIPES项目演示是朝着实现利用光信号优势的强大系统迈出的一大步。该项目的一个关键目标是开发具有光子接口的高级集成电路，其能够以低于每比特一皮焦耳（pJ/bit）的能量驱动每包超过1Tb/秒（Tbps）的I/O。带有光子接口的FPGAs将产生广泛的影响，包括提升高性能计算、人工智能、大规模仿真以及先进雷达等国防部特有的能力。通过这次演示，英特尔团队朝着我们的目标迈出了坚实的一步。”

为了完成演示，英特尔和Ayar实验室的研究人员利用了在DARPA另外两个项目：光优化嵌入式微处理器（POEM）和通用异构集成与IP复用策略（CHIPS）下取得的技术进步。POEM项目意在开发光子技术，将其集成到嵌入式微处理器中，以实现微处理器与动态随机存取存储器（DRAM）之间的无缝、节能、高容量通信。Ayar实验室在POEM项目下的工作帮助其产生了第一个TeraPHY光学I/O芯片。

研究人员还利用了英特尔在CHIPS项目下开发的低功耗信号标准和芯片组封装工艺。为了帮助解决飞涨的设计成本和增加系统灵活性，CHIPS项目正在努力开发一个由离散模块化、可重复使用的IP块组成的生态系统，可以使用各种集成技术组装成系统。这项工作的关键是建立一个通用接口标准，英特尔通过高级接口总线（AIB）提供。AIB是一个公开、开放的接口标准，它使英特尔和其他在该项目下工作的硅IP提供商能够轻松地构建能够相互操作的芯片组。PIPES项目团队使用AIB接口标准集成MCM和封装内光学元件。

随着PIPES项目的发展，英特尔团队将继续提高集成技术的性能。在下一阶段，所有PIPES项目研究人员都将致力于使总信令速率达到100 Tbps及以上，使各种光子学技术成熟，并满足对效率、延迟和带宽密度的要求。

来将通名&非诚勿扰

---

前情回顾

---

防务菌

---

有礼有节&百无禁忌