长期以来，人们对硬件系统小型化和其他系统大型化的要求越来越高，成为电子产品创新的驱动力。从笔记本电脑到智能手机，再到智能手表、耳戴式设备和其他“看不见的”电子产品的演变过程中，我们即可以看到一些硬件系统小型化的发展。而其他系统大型化的要求则定义了如今商业数据中心，这些兆瓦级的能耗大户塞满了世界各地那些为特定目的而建造的仓库。有趣的是，出于不同的原因，这两种趋势受到了同一种技术的限制。这个罪魁祸首就是印刷电路板。最好的解决办法就是摆脱它。我们的研究表明，利用与印刷电路板相连的芯片所使用的硅材料，可以替代印刷电路板。此举将使可穿戴设备和其他尺寸受限制的设备拥有更小巧、更轻量的系统，也会促使极其强大的高性能计算机产生，进而将几十台服务器的计算能力装入一个餐盘大小的硅片中。这种全硅技术称为硅互连结构（Si-IF），可以将裸芯片直接与硅片上的线路相连接。与印刷电路板上的连接不同，硅互连结构上芯片间的接线与芯片内的接线一样小。因此可使更多的芯片间连接成为可能，而且这种连接发送数据的速度更快，消耗的能量更少。硅互连结构还有更多好处。对于目前从智能手机到超级计算机几乎所有设备上都有的相对较大的、复杂且难以制造的片上系统（SoC）而言，它是一种非常好的消解方式。系统设计师可以使用更小巧、更易于设计、更便于制造的与硅互连结构紧密连接的小芯片，从而取代片上系统。这场小芯片革命已经在进行当中了，AMD、英特尔、英伟达和其他公司都在提供组装在先进封装中的小芯片。硅互连结构扩大了这一愿景，让系统摆脱了封装的束缚，能够将整个计算机包括在内。要理解摆脱印刷电路板的意义，可以看看标准片上系统的情况。根据摩尔定律，1平方厘米的硅片几乎能够容纳驱动一台智能手机所需的一切。可惜的是，出于种种与印刷电路板有关的原因，这一小块硅片（通常）被放在塑料封装内，封装的大小可能达到芯片本身的20倍之大。芯片和封装的尺寸差别至少造成了两个问题。首先，封装芯片的容量和重量要比原始硅片大得多。显然，对于一些需要小巧、轻薄和轻量的对象来说，这都是个问题。第二，如果最终的硬件需要多个芯片互相通信（大多数系统都需要），那么信号要传播的距离就会增加10倍以上。这个距离在速度和能源方面都是一种瓶颈，尤其是在芯片交换大量数据时。对于数据密集型应用（如图片、机器学习和搜索）而言，这种阻碍可能是最大的问题。更麻烦的是，封装芯片难以冷却。事实上，几十年来，散热一直是计算机系统的一个限制因素。既然封装很成问题，那么为什么不干脆去掉它呢？这都是因为印刷电路板。印刷电路板的目的当然是将芯片、无源元件和其他设备与运行的系统连接，但它不是一种理想的技术。印刷电路板很难做到非常平整，而且容易弯曲。芯片封装通常会通过一组焊接凸点与印刷电路板连接，焊接凸点会在生产过程中熔化和重新凝固。焊接技术的限制加上表面容易弯曲的问题，意味着这些焊接凸点之间的距离不小于0.5毫米。也就是说，每平方厘米芯片区域的连接数只能在400个以内。这对很多应用来说都太少了，无法将电力输送到芯片从而输入和输出信号。例如，英特尔Atom处理器的裸片占用的空间只能容纳100个0.5毫米的连接，远远低于所需的300个连接。设计人员使用了芯片封装来解决每单位面积连接数的数学难题。封装会把硅片上小小的输入/输出连接（1微米至50微米宽）散布在500微米量级的印刷电路板上。最近，半导体行业尝试通过开发高级封装（如硅中介技术）来限制印刷电路板的问题。中介层是一层薄硅层，上面安装了少量的裸硅芯片，连接这些裸硅芯片的连接数量比两个封装芯片之间的连接数更多。不过，中介层及其芯片还是必须被封装并安装在印刷电路板上，因此这种安排不仅提高了复杂性，还没能解决其他任何问题。此外，中介层很薄、易损，而且大小有限，这意味着很难在它上面搭建大型的系统。我们认为，更好的解决方法是同时抛弃封装和印刷电路板，而将芯片粘合到一个相对较厚（500微米至1毫米）的硅片上。处理器、记忆模块、模拟和射频芯片粒子、稳压器模块甚至是电感器和电容器之类的无源元件都可以直接粘合到硅片上。相比常规的印刷电路板材料（名为FR-4的玻璃纤维环氧树脂复合材料）而言，硅片更坚硬，可以被打磨得近乎完全平整，因此不再会出现弯曲的问题。另外，芯片和硅衬底加热和冷却时的膨胀收缩率一样，因此不再需要大块的柔性连接（例如芯片和衬底之间的焊接凸点）。构建在硅衬底上的微米级别的铜柱可以替代焊接凸点。使用热压缩（基本上可以精确应用热和力），芯片的铜输入/输出端口可以直接被粘合到铜柱上。对热压缩粘合进行更细的优化，就可以产生比焊接粘结更可靠的铜粘结，使用的材料也更少。如果弃用印刷电路板，摆脱其局限性，那么芯片输入/输出端口之间的间隔就可以从500微米缩小到10微米，因此，我们可以在硅片上封装多达原来2 500倍的输入/输出端口，而无须使用封装件来改变间距。使用硅互连结构还有一个更大的好处：我们可以利用标准半导体制造工艺在硅互连结构上布置多层走线。这些走线会比印刷电路板上的走线精细得多，其间距可小至2微米以下，而印刷电路板的线路间距达500微米。这项技术甚至可以将芯片间距降至100微米以下，相比之下，使用印刷电路板的芯片间距为1毫米或更大。如此一来，使用硅互连结构系统就可以节省更多的空间和电力，加快信号传输速度。此外，不同于印刷电路板和芯片封装材料，硅是一种相当不错的导热体。可以把散热片安装在硅互连结构的两侧，以吸收更多的热量。据我们估算，吸收的热量可增加70%；散热效果更好可以使处理器运行得更快。虽然硅有着很好的抗拉强度和硬度，但它比较易碎。幸运的是，在过去的几十年里，半导体行业已开发出在不损坏硅片的前提下处理大型硅片的方法。如果适当地固定和处理基于硅互连结构的系统，我们预计此类系统能够满足或超过大多数可靠性测试的要求，包括抗冲击、热循环和环境应力测试。
晶体硅的材料成本高于FR-4，这一事实无法回避。影响成本的因素有很多，8层印刷电路板每平方毫米的成本大约只有4层硅互连结构晶片的1/10。不过，我们的分析表明，如果去掉封装和复杂电路板结构的成本，并考虑硅互连结构节省空间的优势，这种成本差异可以忽略不计，而且在许多情况下，硅互连结构的优势更明显。让我们来看几个硅互连结构集成提高计算机系统性能的例子。我们在有关服务器设计的一项研究中发现，使用基于硅互连结构的无封装处理器可以使传统处理器的性能提高一倍，因为其具有更高的连接性和更好的散热性能。更可喜的是，硅“电路板”（目前暂无专用术语）的尺寸可以从1 000平方厘米缩小到400平方厘米，这会对数据中心的地产空间和所需冷却基础设施的数量产生很大的影响。从另外一个角度来看，在基于Arm微控制器的小型物联网系统中采用硅互连结构，不仅可以将电路板的尺寸缩小70%，还可以将其重量从20克减少到8克。除缩小现有系统并提高其性能外，硅互连结构还能帮助系统设计师开发原本无法开发出来或很难开发出来的计算机。一台标准高性能服务器的印刷电路板上包含2～4个处理器，但是一些高性能计算应用需要多个服务器。当数据需要在不同的处理器和印刷电路板之间迁移时，就会出现通信延迟和带宽瓶颈。假如所有的处理器都在同一块硅片上，那会怎样呢？这样一来，这些处理器就可以紧密地集成起来，仿佛整个系统是一个大处理器。这个概念最初由吉恩•阿姆达尔（Gene Amdahl）在其公司Trilogy System提出。这家公司在这方面的尝试并未取得成功，因为其制造工艺无法生产出足够的有效系统。制造芯片的过程中难免会产生缺陷，而且产生缺陷的可能性会随着芯片面积呈指数级升高。如果要制造的芯片有餐盘那么大，那么几乎可以肯定，芯片上会产生一个致命的系统缺陷。有了硅互连芯片结构，就可以先生产小芯片（我们已经知道，小芯片的生产可以实现零缺陷率），然后把这些小芯片连接起来，使其形成一个单一系统。我们在加州大学洛杉矶分校和伊利诺伊大学香槟分校的团队成员设计了一个系统，它是一个由40个图形处理器（GPU）组成的晶片级系统。在模拟实验中，与使用最先进的多芯片封装和印刷电路板的同等大小40 GPU系统相比，该晶片级系统将计算速度提高了5倍以上，并将能耗降低了80%。这些都是令人信服的结果，但这是一项艰巨的任务。我们必须考虑诸多限制因素，包括晶片上的散热量、连通GPU的最快方法，以及在整个晶片上输送电力的方式。
实验发现，耗电量是一个主要的限制因素。在芯片的标准1伏电源下，晶片的窄线路的功耗将达到整整2千瓦。相反，我们选择了将电源电压提高至12伏，从而降低所需电量，进而降低功耗。这种解决方案需要将电压调节器和信号调节电容分布在整个晶片上，这会占用更多GPU模块空间。借助早期的研究成果，我们正在构建一个晶片级计算系统的模型，有望于2020年底完成。机算机行业如今有这样一个重要趋势：将片上系统分解成集成小裸片或小芯片。硅互连结构可以在这方面发挥重要作用。（与小芯片相比，我们更喜欢用“小裸片”一词，因为这个词强调了裸硅芯片的性质、小尺寸，以及如果没有硅互连结构上的其他小裸片，裸硅芯片可能无法完全工作的事实。）过去20年来，为了提高性能和降低成本，设计人员不得不使用更大的集成片上系统替换整套芯片。尽管片上系统有很多优势（尤其是对大容量系统而言），但它也有很多缺点。首先，片上系统指的是单个大芯片，如前所述，确保大芯片的成品率非常困难，尤其是涉及最先进的半导体制造工艺时。（随着芯片尺寸变大，芯片产量大致会呈指数级下降。）片上系统的另一个缺点是一次性设计和制造成本高，例如光刻掩模的成本至少高达200万美元，大多数设计项目都无法负担这种费用。此外，如果要更改设计或对制造工艺进行升级，即便只是一个很小的变动，都需要重新设计整个片上系统。最后，片上系统试图将所有子系统强制整合到一个制造流程中，哪怕其中一些子系统使用不同的流程会呈现更好的性能。因此，片上系统中的任何子系统都无法达到其峰值性能或效率。无封装硅互连结构集成方法避免了所有这些问题，同时保留了片上系统的小尺寸和性能优势，以及设计和成本优势。该方法将片上系统分解成了组件系统，并将其改造成了晶片系统或硅互连结构系统。这种系统由独立制造的小裸片组成，与硅互连结构连接。小裸片之间的最小间距（几十微米）与片上系统内两个功能块之间的最小间距相差无几。硅互连结构上的布线与片上系统上层使用的布线相同，因此互连密度也相当。硅互连结构系统相对于片上系统的优势源于小裸片的尺寸。小裸片的制造成本比尺寸更大的片上系统低，原因前面已经说过，芯片尺寸越小，成品率越高。硅互连结构系统中，唯一体积略大的部件是硅衬底本身。衬底由几个易于制造的层组成，不太可能出现产量问题。芯片成品缺陷主要来自晶体管层或超致密下层金属层，而硅互连结构不包含二者中的任何一个。除此之外，硅互连结构系统具备了业界转而使用小芯片所寻求的所有优势，例如，将硅互连结构系统升级成新制造节点将更容易，而且成本更低。每种小裸片都有相应的制造工艺，只有值得升级的小裸片才需要更换。位于新节点的更小晶体管无法明显提高部分小裸片的性能，因而不需要重新设计此类芯片。可使用这种多样化的集成构建一个全新的系统类别，混合和匹配不同代的小裸片和通常与互补金属氧化物半导体（CMOS）不兼容的技术。例如，我们团队最近展示了将磷化铟裸片与硅互连结构系统连接，探索将其用于高频电路的可能性。与硅互连结构系统连接之前，小裸片就会被制造出来并经过测试，所以小裸片可用于各种系统，能显著分摊成本。我们估算，设计和制造硅互连结构系统的总成本要比片上系统低70%。对于航空航天和国防工业这类低容量的大型系统来说尤其如此，这些系统的需求只有几百到几千台。对于定制系统来说，硅互连结构系统也是一个很好的选择，既能压缩设计成本又能节省制造时间。我们认为，硅互连结构对系统成本和多样性的积极影响会开启一个崭新的创新时代，对于设计者、创业企业和大学等更广泛的群体而言，新型硬件终于变得价格实惠又易于获取。过去几年以来，我们在硅互连结构集成技术上取得了重大进展，但仍有很大的进步空间。我们的首要目标是开发出一种可投入商业运营的高产量硅互连结构制造工艺。复制晶片级硅互连结构需要“无掩模”光刻技术上的创新。目前使用的大多数光刻系统只能制作大约33毫米×24毫米大小的图案。最终，我们需要开发出一种新型系统，能在300毫米直径的晶片上铸造图案。我们还需要发明一种机制来测试小裸片和未填充的硅互连结构。随着芯片制造商开始转向先进封装和3D集成的小芯片，该行业在裸芯片测试方面已取得稳步进展。接下来，我们要利用硅良好的导热性，发明新型散热片或探索其他散热方式。我们一直在与加州大学洛杉矶分校的同事合作开发晶片级冷却和电力输送集成解决方案，名为PowerTherm。此外，硅片的底盘、安装件、连接器和布线也需要进行设计，从而构建完整的系统。我们还需要改进设计方法，充分发挥硅互连结构系统的优势。硅互连结构是一种无源衬底，它只是导体，没有开关，因此裸片间的连接要很短。对于可能需要在晶片级系统上连接远距离小裸片的较长连接，我们需要开发小裸片媒介以进一步传输数据。为了利用这种集成方式，要对布局和引脚分配的设计算法进行革新。我们还需要利用硅互连结构的异构性和可升级性，开发探索各种系统架构的新方法。系统可靠性也是一个需要考虑的因素。如果在粘合后发现小裸片有缺陷或在操作过程中出现故障，将很难对其进行更换，因此，硅互连结构系统（尤其是大型硅互连结构）需要有容错性。容错可以在网络层面或小裸片层面实现。在网络层面，裸片间布线要能绕过发生故障的小裸片。在小裸片层面，我们可以考虑使用物理冗余技巧，例如在每个输入/输出端口使用多个铜柱。当然，小裸片组装的优势很大程度上取决于是否有有用的小裸片集成到新系统中。目前，业内仍在考虑该制造哪种小裸片。有些单独的小裸片太小，难以处理，所以不能为片上系统的每个子系统都制作一个小裸片。其中一种可行的方法是，使用现有片上系统和印刷电路板设计的统计数据来识别哪些功能适合在物理上集成在一起。如果这些功能涉及相同的制造技术并有着相似的升级周期，那么就应该把它们集成在同一块小裸片上。待解决的问题似乎很多，不过，研究人员正在通过美国国防部高级研究计划局的通用异构集成和知识产权重用策略（CHIPS）计划以及产业联盟着手解决其中的一些问题。如果我们能解决这些问题，那么将对续摩尔定律更小、更快、更便宜的理念大有帮助。作者：Puneet Gupta, Subramanian S.IyerIEEE Spectrum
《科技纵览》
官方微信公众平台