具有高对准精度和高吞吐量的芯片到晶圆自组装技术

Original 半导体芯科技SiSC ACT半导体芯科技

收录于合集

来源：《半导体芯科技》杂志10/11月刊

△点击图片查看“新年展望邀稿”

CEA-Leti和英特尔合作成功实现了具有高对准精度和高吞吐量的芯片到晶圆（Die-to-Wafer，D2W）自组装技术，并在2022年电子元件与技术会议(ECTC)上展示了这项突破性技术。这种D2W自组装工艺是利用水的毛细力（capillary force）在目标设备上来对齐裸片Die，该技术有望应用在内存、高性能计算和光子技术等领域。

据悉，CEA-Leti和英特尔合作优化了一种混合直接键合的自组装工艺，采用的方法是使用水滴的毛细力来对齐目标晶圆上的裸片。该工艺有望增加对准精度，并可以达到每小时几千个Die的制造吞吐量，这对于未来需要的芯片对晶圆(D2W)混合键合技术来说是一项突破，可以促进D2W键合技术应用。

该结果发表在2022年电子元件与技术会议(ECTC)的论文“Collective Die-to-Wafer Self-Assembly for High Alignment Accuracy and High Throughput 3D Integration”中。虽然领先的微电子公司认为D2W混合键合工艺对于未来存储器、高性能计算和光子器件的成功至关重要，但它比晶圆对晶圆（W2W）键合要复杂得多，对齐精度和芯片组装吞吐量也较低，所以尚处于研究阶段。CEA-Leti多年来一直在研究开发自组装方法，目标是大幅提高吞吐量和贴装精度。

CEA-Leti的3D集成项目经理Emilie Bourjot说：“采用具有商业规模吞吐量的D2W自组装方法需要解决与芯片处理相关的两个主要挑战，一是将自组装工艺与取放工具相结合，二是为自组装技术配套集体芯片处理（collective die handing）解决方案。如果将自组装工艺与取放工具相结合，则可以通过减少对齐时间来提高产量，因为精细对齐是由液滴完成的。而当自组装与芯片集体处理解决方案相结合时，由于所有芯片同时粘合在一起，在整个工艺流程中都不再需要高精度放置，因此吞吐量会增加。”

工艺优化也是提高工艺成熟度和满足工业要求的重要组成部分。“将物理的魔力和一滴水结合起来，竟然能带来这样奇迹的对齐和吞吐量性能，这无疑是大有希望的方法，”Bourjot说。

该论文指出：“毛细力源于表面最小化原理，在液体的情况下通过表面张力施加。从宏观的角度来看，液体倾向于使其液/气界面最小化，以达到能量最小化的平衡状态。这种机制使Die芯片在其键合位置上自对准。选择作为重新排列矢量的液体必须具有高表面张力，并且必须与直接键合兼容。大多数液体的表面张力在20到50mN/m之间，但水的表面张力为72.1mN/m，这使其成为使用亲水键的自组装工艺的绝佳候选者，其中水已经是关键机制参数。”

“用于调节表面亲水性的水分配技术和表面处理，对于自组装工艺的正确进行似乎至关重要，由此才能在自制的集体自组装键合工作台上实现出色的对准性能。这样产生的平均偏差低于150nm，3σ低于500nm。最后，这种自组装工艺与各种芯片尺寸（8x8mm²、2.7×2.7mm2、1.3×11.8mm2和2.2×11.8mm2）可以兼容。”该论文称。

相比之下，目前的采用取放工具的键合技术，最先进的对准是1µm，最好的情况是700nm，而采用自对准工艺则可以提供低于500nm，甚至小于200nm的键合对准。

CEA-Leti还解释了“自制集体自组装键合工作台”：“由于没有用于自组装方法的工业工具，因此研究团队制造了自己的实验工作台，以实现集体自组装。尽管低再现性和手动过程控制，自制工作台仍然可以实现500nm及以下的对准，这非常有力地表明，如果采用专用于该工艺的工业工具将能提供更高的再现性、稳健性和精度。”

该论文的结论强调：尽管取得了以上突破，自组装技术的许多方面仍然需要探索，只有当工具供应商开发出适应性工具来自动化这一过程时，才能实现巨大的改进。

在这次合作过程中，CEA-Leti设计了工艺流程，并利用其在键合物理、工艺和工艺集成方面的专业知识进行了晶圆加工和自组装键合。CEA-Leti还进行了表征，如纳米形貌、扫描声学显微镜和对齐。英特尔的工作包括提供规范、建模和预键合及正键合工艺集成专业知识，以使自组装工艺与代工厂兼容。