关于非易失堆叠存储器，IEDM 2018做了哪些探讨？IEDM 2019有何期待？

来源：本文由公众号半导体行业观察（ID：icbank）翻译自「thememoryguy」，作者 Jim Handy，Ron Neale，谢谢。

去年年底，权威行业会议IEDM再一次为电子器件行业提供了全面且突出的内容，并为那些对堆叠或3D非易失性存储器阵列的未来感兴趣的人，在各种薄膜存储器选择器或矩阵隔离器件（MID）方面给出了许多重要的论文和演示。

更重要的是，因为随着向存储级内存（SCM）和持久性存储器（PM）应用方向发展的堆叠存储器阵列持续获得动力，对于非易失性存储器阵列来说，薄膜选择器很可能是确定许多不同类型的性能和可靠性的关键器件。在这样的应用中，一个重要的、但被知之甚少的变量是选择器形成电压及其导致操作器件阈值电压的结构变化，在我看来，我们在这方面还需要了解更多的细节才行。

随着存储器阵列进入3D时代，它也远离了相对容易接近的硅表面上的器件“舒适区”。二极管或晶体管不再可用作选择器选项，因此，阈值开关器件成为了选择器的明智选择，当然，其它非线性器件也是一种选择，并且在某些情况下，选择器甚至可能是存储器件本身的非线性传导特性。另一个重点是：许多薄膜存储器件ReRAM和CbRAM需要双向电流或电压进行写入和擦除。

虽然基于硫族化物的PCM存储器件可以并且通常仅用单向电流操作，但是最近的研究表明：如果使用阈值开关IV特性的第一和第三象限切换它们，也可以改善耐久性。

在IEDM上，Leti / CEA在IEDM会议前一天晚上与存储器workshop展开了令人印象深刻的存储技术探讨，并在IEDM期间发表了一篇题为“Optimized Reading Window for Crossbar Arrays Thanks to Ge-Se-Sb-N based OTS Selectors ”的会议论文，（A.Verdy等，CEA Leti MINATEC，论文集，IEDM 2018）。在她的workshop演讲中，Leti的高级计算技术营销战略总监Marie-Clare Cyrille博士也是Leti关于选择器的会议论文的共同作者，他介绍了许多与非易失性存储相关的主题，评估了不同的内存选择器选项的相对优点，并试图为这些新技术和产品带来一些订单。

她的一张幻灯片给出了下面表格中所示的不同成分选择器的三个重要属性的性能对比情况。她强调了Leti / CEA / MINATEC团队在设计和优化GeSbSeN（GSSN）组合选择器方面所取得的成功，声称他们已经在选择器性能方面取得了最佳效果，特别是在预切换漏电流方面，这对大容量存储器阵列至关重要，具体如下表中突出显示的列。

该表介绍了选择器退火时间和温度的重要制造变量。这些是在沉积之后，选择器薄膜必须承受的，用以获得所需的时间和温度。那些遵循硫族化物存储器的人会知道，即使在室温下退火也会增加断态电阻和阈值电压，这通常被称为漂移，会导致某些操作协议出现问题。

基于本文所述的GeSbSe（GSS）和GeSbSeN（GSSN）选择器的掺杂和工程条件下对键合结构的一些精彩、详细的分析，Leti不仅可以改善结构完整性，该组织还能将原子结构与关键电气特性联系起来。他们对拉曼光谱和Ge-N吸收带的检查表明，在沉积薄膜之后，氮掺杂原子随机地穿过薄膜。在400℃下退火30分钟使结构均匀化，形成Ge-Nx键。

他们详细的结构分析表明，单极Sb-Sb和Se-Se键是不可取的，而Ge-Se和Sb-Se键是最有益的。这些有益键的形成需要正确水平的Sb和氮掺杂。

通过改变成分，可以解决高且不可接受的形成电压问题，Leti称之为“火”电压。如果以非晶态制造，则基于硫族化物的存储器件也具有形成电压。然而，成形电压不会被视为一个问题，甚至在因为需要在这些器件中形成而“指责”ReRAM时更是如此。其原因在于硫族化合物存储器件通常以结晶或导电状态制造，并且在器件操作中仅涉及较低的工作阈值电压。然而，选择器必须在高阻态下制造，并且希望它们可以永远保持在该状态。

必须优化五个参数以使选择器适用于大型SCM阵列：

1. 形成阈值电压;

2. 工作阈值电压;

3. 形成漏电流;

4. 工作漏电流

5. 保持电流

为了简化和说明形成电压和工作电压之间的差异，这里转载一下Leti演示的更详细的图形的基本元素，如下图所示。

如图所示，GSS和GeSe合金具有许多特性，使它们成为选择器的良好选择，但问题在于它们具有不可接受的高成形和操作阈值电压以及结构不稳定性。

通过正确选择氮掺杂和Sb含量的组合，可以实现形成电压和工作电压的最小且可接受的值。使用20％的Sb并且N掺杂水平保持合适水平（专有且保密的）时，阈值电压降低至2.25V，并且形成电压降至3.75V，差值为1.5V。

有趣的是，推测形成过程可能涉及分子水平。如果形成电压和工作电压之间的比率作为厚度的函数是恒定的，则表明膜的整个主体已经以某种方式被修改。然而，如果它与薄膜厚度无关，那么就开辟了许多可能性，例如：

1. 一些金属 - 非晶半导体界面结已被破坏；

2. 一些材料在薄膜的某处结晶；

3. 形成高电阻纳米丝状区域，导电丝在切换后膨胀。

Leti论文探讨了阅读操作的两个规则。第一个涉及存储器单元中的两个器件的阈值电压的相对值，即存储器和选择器。一个选择器的阈值电压高于存储器的阈值电压，另一个是相反的情况。根据第二规则，为了避免PCM干扰的可能性，在读取操作期间，存储器件在处于其高电阻状态时不得切换状态。

简单来说，从电路的角度来看，存储器单元中的两个器件可以被认为是一个器件作为另一个器件的电阻性负载，且负载线可以用于分析电路。我们可以使用上面显示的颜色约定来实现：蓝色代表PCM内存元素，红色代表交叉点阵列中的选择器。

下图中，概述了两个示例，说明PCM处于复位状态的负载线（蓝色曲线）如何用于定义存储器读取窗口的上限和下限电压限制，用绿色箭头表示。对于每个电压，电路的稳定点用黄点标记。读取电压将定位为这两个极限之间的中点，并由电压轴上的红色箭头标记。

任何通过增加超过上限的电压来增加读取窗口宽度的尝试都会导致选择器的电流超过其阈值切换电流（黄点移动到红色曲线的虚线部分），并且选择器将切换。应避免切换选择器，因为它会增加PCM读取干扰的可能性和错误的读取电流。读取窗口的宽度旨在处理与温度和其他阵列设计变量相关的所有变量。

在下图中，概述了当PCM处于未成形的“As-Fabricated”状态时发生的问题：这里，紫色曲线示出了选择器在其未形成状态下具有较高“火”或形成阈值电压的阈值前切换特性，而红色曲线示出了形成的选择器的行为，如上图所示。该图还包括与处于复位状态的PCM相同的蓝色PCM负载线（蓝色曲线），如上图所示；在该图示中，蓝线已经移动到施加读取电压Vr的位置。要完成两种存储状态的图像，同一图形现在包括PCM在其设置或低电阻状态下的黑色曲线。请注意，这里使用了与Leti论文中示例相同的电压：选择器的阈值电压为1.5V，读取电压为3V，形成电压和工作电压之差为1.5V。

当读取PCM的两个不同数据状态时，两个绿色标记点将是正常操作的两个读取电流或电压电平，设置存储器单元的较低串联电阻将导致选择器已切换，致使电流升高，如上面的绿色标记所示。

从该图中可以清楚地看出，表示选择器未成形状态的紫色曲线是读脉冲施加的不允许检测PCM的置位状态。两个PCM存储状态（两个黑色标记点）的稳定点的电流几乎无法区分。而增加读取窗口宽度则会带来不希望看到的选择器切换，以及相关的读取干扰问题。

虽然有可能在写入时处理这种情况，但这会排除任何写入时间和耐久性读写前读写协议，因为对于低电阻状态的存储器来说，任何未经形成的选择器总是会给出HRS（高阻态）结果。

看似显而易见的解决方案是减小选择器的厚度以降低形成和操作阈值电压，但是这样做会增加漏电流，这是我们不希望看到的。

Leti提供的与形成相关的读取问题的唯一解决方案是最小化形成电压。在选择器的另一端，在同一个IEDM会议期间，IBM研究部的An Chen在他的论文中探讨了使用非线性选择器的大型交叉矩阵阵列建模：具有非线性选择器的交叉开关阵列的高效和可扩展模型（A highly Efficient and Scalable Model for Crossbar Arrays with Non-linear Selectors，An Chen，IBM Research Division，San Jose，Proceedings，IEDM 2018）。我和他通过电子邮件，一起探讨了他没有处理或提及任何选择器形成问题的原因：

“我的论文讨论了非线性选择器的一般建模方法（包括阈值切换类型）。虽然并非所有易失性开关选择器都需要成形，但在一些报告的、基于OTS的选择器中观察到成形是非常好的。我的论文中提出的计算没有具体涉及成形，但该模型也可以处理成形步骤。为了给crossbar 阵列建模，在形成步骤中描述了具有与以下循环不同的电参数的选择器。crossbar阵列电路会受到成形的影响，因为在第一个和后一个周期中涉及不同的器件参数。根据存在差异数量，成形可能是一个艰难的挑战，但在操作范围内可以容忍小的差异。”

西部数据公司和亚琛（Aachen）大学在IEDM上有一个演讲，主题为：Forming free Mott-Oxide threshold selector nanodevice  showing S type NDR with high endurance (10^12 cycles), excellent Vth stability (<5% ), fast (<10ns) switching and promising scaling properties（T Hennen等人，Aachen University＆Western Digital，Proceedings，IEDM 2018），其提供了一种无成形（V（1-x）Cr x）2 O 3薄膜选择器器件，其IV特征具有稳定的阈值后开关负电阻区域。这些是具有上铂电极的大面积（250×250nm）器件。该演示文稿提出了10ns的切换时间，10 10个开关周期的耐久性和出色的阈值电压稳定性。

现在已经可以确定的是：热效应在阈值和导通状态下分别以350°K和500°K的温度进行阈值切换。模拟表明，通过缩放可以降低漏电流。

关于成形，亚琛大学-西部数据团队确实提供了一些很有意义的帮助，这与在某些操作条件下VCrO器件用作具有两个不同阈值电压作为存储器状态的一次性可编程非易失性存储器的能力有关。研究人员提出，细丝高阻传导路径可以实现下阈值状态，它可以作为阈值后开关导通状态径向扩展的起始点。

结语

也许（我希望）我在这里做的评论可以促进一些研究生，甚至Leti / CEA / MINATEC或IBM研究选择器形成电压和器件厚度之间的关系，并揭示结构上发生的变化，以确定它是否是一个体效应，表面效应，甚至形成起始或丝状结构变化。对如何形成选择器缺乏清晰的理解可能会限制这些器件的可靠性和耐用性。这可能将是IEDM 2019期待的事情。

如果可以理解在形成选择器期间实际发生了什么，以及使其反转的方法，则可以将阈值开关用作存储器。然后，两个不同的阈值电压将是存储器状态，并且可能消除对高电流复位脉冲，甚至选择器的需要。

最后看一下英特尔，其3XPoint和Optane产品必须解决与其掺杂砷的GST阈值开关相关的成型问题，因为我的带有Optane存储器的家用计算机在使用新存储部件时都没有任何问题。使用板载控制器，可以实现隐形滚动预测写入方案，该方案可以处理任何选择器形成问题。关于Optane，必须考虑计算单元耐用性差，以及与选择器形成有关的一些折衷的可能性。

*点击文末阅读原文，可阅读英文原文。

---

*本文由 公众号 半导体行业观察（ID：icbank）原创。如需转载请加微信号：icbank_kf01，或在公众号后台回复关键词“转载”，谢谢。

今天是《半导体行业观察》为您分享的第1875期内容，欢迎关注。

推荐阅读

半导体行业观察

『半导体第一垂直媒体』

实时 专业 原创 深度

识别二维码，回复关键词，阅读更多

科创板｜CES｜开源｜射频｜5G｜氮化镓｜展会｜VCSEL

回复 投稿，看《如何成为“半导体行业观察”的一员 》

回复 搜索，还能轻松找到其他你感兴趣的文章！

关于摩尔精英

摩尔精英是领先的芯片设计加速器，以“让中国没有难做的芯片”为公司使命，业务包括“芯片设计服务、供应链管理、人才服务、孵化服务”，客户覆盖1500家芯片公司和50万工程师。我们致力于提供ASIC设计和Turnkey解决方案，从Spec/FPGA/算法到芯片交付，包括：芯片架构规划、IP选型、前端设计、DFT、验证、物理设计、版图、流片、封装和测试服务等。 自2012年以来，我们的团队一直专注于积累技术能力，帮助客户实现最优芯片性能，并支持Turnkey、NRE、专业咨询和驻场等灵活服务模式。 摩尔精英目前全球员工250人，总部位于上海，在北京、深圳、合肥、重庆、苏州、广州、成都、西安、南京、厦门、新竹和硅谷等地有分支机构。

点击这里，阅读英文原文