查看原文
其他

专栏推荐 | 薄基板翘曲问题的改善(封装方向)

唐伟炜 IC流片封装测试 2022-01-15

识别二维码可提交半导体产业相关需求

☟☟☟



芯球专栏推荐



文章题目:《薄基板翘曲问题的改善 》

文章来源:摩尔芯球速芯微专栏

文章正文

(阅读大概需要10分钟)

☟☟☟


主题选定

主题:

薄基板(0.13毫米)翘曲问题的改进UFBGA 5X5 

目标:

  • ü提高良率> 99.5%, 

  • ü控制基板翘曲 <3mm



选定理由


  • 基材越薄,在加工过程中翘曲影响越大。

  • 从数量和FCST趋势来看,UFBGA 5X5将有明显的上升,并占很大一部分。

  • package   size5X5接近技术极限(0.13mm 2层/package   size5X5/双芯片/0.2球尺寸)


(基板厚度趋势图)




目前现状


封装信息:        

  • 封装类型 :UFBGA 5X5   

  • 缺陷种类 : 不规则变形/弯曲   

  • 失败比率 : 100%


(问题描述)


(图片展示)

Remark:

  • 翘曲接近10mm. 

  • 良率≤92%




原因分析


1、鱼骨图分析-翘曲问题



2、总结FE阶段的翘曲数据,JMP分析: 

Remark: 通过数据分析可知,OVEN1、OVEN2、WB对基板翘曲有显著影响。WB后最大6.16mm 影响因素是:温度。


3、材料因素分析1:


Remark:经数据分析,翘曲变形与上芯片有明显的变化。


材料因素分析2:

如表所示,衬底内部材料的不匹配导致衬底翘曲。

(第一部分、基板构造)


(第二部分、封装结构变化)


Remark: 

  • 基板翘曲:基片材料不匹配导致翘曲问题。 

  • 封装翘曲:是由于模具、薄膜和基板的不均匀造成的。


材料因素分析3:

参考文件 : PCB 制造过程中的基材涨缩之形成机理及控制/多层线路印制。

Remark: 

  • 参考第一部分研究,铜率>50%可减少翘曲。 

  • 上下两层设计(Cu&SM率)趋于1:1的比例可以形成镜面效果,减少翘曲。

分析总结:

机器-治具& 设备运行:

1、烤箱——加入载具少翘曲。

2、MD——将load/unload指标的间隙从3mm调整到5mm


工艺阶段 & 有效的温度:

1、烤箱——检查路线,降低烤箱站的效率。

2、烤箱——调整固化曲线以降低翘曲标准。

3、WB——通过降低WB加热温度来减少翘曲 


材料–BOM & Design:

1、改变物料BOM,调整基板结构,减少翘曲



评估与执行

1、烤箱工艺改善

(1)将工艺路线更改从DB1/Oven1/DB2/Oven2 cure调整为DB1/DB2/ cure 减少固化阶段,避免影响,减少翘曲。


Remark:取消 oven1,变形从平均最大4.91mm下降到3.5mm,有明显的改善。


(2)调节温度曲线从3个阶段治愈到5个阶段治愈,添加载具以减少翘曲变化

(第一部分、温度曲线改善)

数据分析:

Remark:增加载具并调整固化曲线后,翘曲范围减小2.5mm,最大翘曲 范围由4.3mm减小到3.4mm。


2、WB工艺改善确认

(1)将WB热块温度从160℃调整到120℃

Remark:调整WB加热温度后,翘曲量由平均最大4.43mm降至3.5mm,平均下降到2.89mm,有了明显的改善。



效果确认


1、良率状态 & 翘曲

Remark : 产率为99.5%,未发现任何基材翘曲问题。翘曲从最大6.16mm下降到2.9mm



残留问题


1、总结

(1)新基板的实验

(2)Low CTE 的核心验证


感谢观看



关于摩尔精英

摩尔精英公司是领先的芯片生态链平台,使命是“让中国没有难做的芯片”,提供一站式 “芯片设计服务、供应链管理、人才和企业服务”等专业服务,客户覆盖全球1500家芯片公司。我们致力于提升效率,赋能芯片公司用1/10资金、团队和时间完成芯片设计。
我们拥有从180nm到8nm的设计服务能力,支持Turnkey、NRE和驻场等灵活服务模式,提供从Spec/FPGA/算法到芯片交付,包括:架构规划、IP选型、前端设计、DFT、验证、物理设计、版图、IT/CAD PaaS、流片、封装和测试等服务。产品涵盖:消费电子、物联网、高性能计算、汽车电子、工业等。
摩尔精英目前全球员工超过300人,总部位于上海,在合肥、北京、深圳、重庆、苏州、广州、成都、西安、南京、厦门、新竹和硅谷等地有分支机构。任何半导体产业相关需求,都可以提交给我们☞需求提交

您可能也对以下帖子感兴趣

文章有问题?点此查看未经处理的缓存