申报|上海市2022年度EDA领域“揭榜挂帅”项目

为深化探索创新攻关新机制，推进我市EDA领域关键技术突破，上海市科学技术委员会（以下简称“市科委”）按照揭榜挂帅制方式，针对相关科研攻关任务，凝练悬赏标的，特发布2022年度上海市EDA领域“揭榜挂帅”项目指南。

一、征集范围

申报时间：2022年9月28日9:00至2022年10月20日16:30。

方向一：高层次建模和原型验证系统的联合仿真验证方法

面向电子系统规约设计、分析与验证的需求，开展系统架构设计方案、硬件平台选择、软件与数据流规划、硬件/软件任务协调与划分等方案研究。验证系统、子系统、元件或嵌入式软件的行为和性能的高层次建模设计及其优化，并通过原型验证系统由以太网总线或者高速串行计算机扩展接口（PCI-E）总线互联的方式实现联合仿真，实现对不同硬件、软件实现方案进行快速的性能分析、研究与评价，在验证和优化系统设计构想后得到能够满足全部约束条件的最优系统方案。利用电子设计自动化（EDA）达到系统方案的扩展升级或为新方案设计提供科学的、可重用参考依据的目标。

（一）考核指标

1.完成系统的架构优化：支持2/4/8，片上网络（NOC）等不同数量处理器内核的配置，支持不少于2种总线类型，支持不少于2种存储器并形成架构模型，完成性能对比测试。

2.完成功耗分析：测试不少于2种典型架构场景下吞吐率和瞬时功耗和均值功耗的测量；分析硬件、软件、网络、操作系统或者功耗失效后系统的响应，并完成功耗优化报告。

3.根据实际的软件代码来做性能优化、软硬件分配（partition），占用缓存（buffer）等权衡，并完成性能优化报告。

4.将注入现场可编程门阵列（FPGA）平台内的真实寄存器传输级语言（RTL）设计通过合适的总线同该软件构建的架构设计进行混合仿真，形成交叉验证的混合仿真环境。并完成仿真测试报告。

5.测试以每秒500万~8000万个事件的速率运行，在复杂片上系统（SOC）模型上可每秒执行5000~50000条指令。

6.被测试设计应至少为4亿专用集成电路（ASIC）逻辑门，且能扩展到16亿ASIC逻辑门的设计容量。

7.分析硬件设计的功能正确性、速率、拓扑结构；软件设计中设计质量评估、激励、配置和功耗对整个设计的影响。

（二）项目交付件

1.性能对比测试报告。

2.功耗优化报告。

3.性能优化报告。

4.混合仿真测试报告。

（三）执行期限

2022年11月1日至2023年10月31日。

（四）拟资助经费

非定额资助，资助总经费不超过600万。

方向二：面向5G应用的宽禁带氮化镓射频器件建模参数提取工具验证与协同优化

面向第五代移动通信技术（5G）及下一代移动通信技术应用，针对先进的第三代半导体氮化镓射频器件模型提取的创新流程；与目前代工厂使用的传统模型提取流程和工具进行对比，验证模型提取电子设计自动化（EDA）工具数据处理能力、测试与测量设备接口、运行效率和计算精度，对同一批次与不同批次晶圆上氮化镓建模参数提取进行统计分析，协助其它EDA工具完成对氮化镓模型协同优化，促进氮化镓工艺线一致性、良率与性能综合提升。

（一）考核指标

通过先进流程与EDA工具完成对代工厂氮化镓射频器件建模参数提取与统计分析，采用碳化硅衬底上的氮化镓（GaNonSiC）量产工艺制程。

1.针对450nm工艺制程，晶圆尺寸4吋，耗尽型器件，管芯尺寸不小于4种，流片批次不低于2次，每次流片晶圆不低于2片。

2.针对350nm工艺制程，晶圆尺寸4吋，耗尽型器件，管芯尺寸不小于4种，流片批次不低于2次，每次流片晶圆不低于2片。

3.温度特性：典型值-20℃/25℃/120℃。

4.直流特性：栅压范围：-5V至+1V，漏压范围：0V至48V，脉冲占空比不低于20%。

5.射频特性：6GHz频段内，S11，S12，S21，S22小信号特性；OP1dB，IMD3大信号测试。

（二）项目交付件

1.代工厂现有传统氮化镓射频器件建模参数提取工具软件与创新建模EDA工具的流程及指标性能系统性对比报告。

2.上述软件验证性能与客户展示时定制氮化镓射频器件1×50μm管芯（10只）与4×50μm管芯（10只），GSG间距150μm，电流密度1A/mm，工作电压48V，GELPAK包装。

（三）执行期限

2022年11月1日至2023年10月31日。

（四）拟资助经费

非定额资助，资助总经费不超过600万。

方向三：可编辑逻辑阵列（FPGA）编译工具时序驱动逻辑划分技术验证

面向时序敏感的复杂算法型芯片原型验证需求，在实际目标设计过程中，验证可编辑逻辑阵列（FPGA）编译工具时序驱动划分技术。通过反馈优化，进一步提升原型验证系统性能。

（一）考核指标

1.用于验证此项技术的目标设计应为时序敏感的复杂算法型芯片，逻辑规模不小于300M等效逻辑门。

2.编写工具编译脚本，进行参数配置等各项调整，迭代优化目标设计实现的面积和时序，发现工具潜在的3项以上的优化方向、目标和可能。

3.通过目标设计对工具进行优化，验证时序驱动划分在芯片设计上能提高原型验证性能（包括但不限于最高工作频率，片间延迟，板间延迟等）至少25%。

4.验证100片可编辑逻辑阵列（FPGA）时序驱动的逻辑划分，编译时间少于1小时。

（二）项目交付件

1.目标设计在多可编辑逻辑阵列（FPGA）上实现的分析报告。

2.目标设计对验证编译工具特性的报告。

（三）执行期限

2022年11月1日至2023年10月31日。

（四）拟资助经费

非定额资助，资助总经费不超过200万。

方向四：基于人工智能（AI）驱动的电磁仿真算法加速技术

面向电子设计自动化（EDA）电磁仿真引擎对复杂结构多端口散射参数（S参数）的建模需求，在特定场景下，基于机器学习理论探索提高仿真引擎计算速度的方法，以期提高仿真效率，缩短用户设计周期。

（一）考核指标

1.开发机器学习和电磁仿真引擎相结合的技术，计算500个变量的100个端口网络在2000个频点上的散射参数（S参数）。求解精度和不使用机器学习的流程相比，散射参数（S参数）全频带平均偏差在0.1%以内，最大误差在1%以内。

2.求解速度和不使用机器学习的流程相比提高100倍，内存使用小于原流程。

（二）项目交付件

C++源代码

（三）执行期限

2022年11月1日至2023年10月31日。

（四）拟资助经费

非定额资助，资助总经费不超过100万。

二、申报要求

除满足前述相应条件外，还须遵循以下要求：

1.项目申报单位应当是注册在本市的法人或非法人组织，具有组织项目实施的相应能力。

2.研究内容已经获得财政资金支持的，不得重复申报。

3.所有申报单位和项目参与人应遵守科研伦理准则，遵守人类遗传资源管理相关法规和病原微生物实验室生物安全管理相关规定，符合科研诚信管理要求。项目负责人应承诺所提交材料真实性，申报单位应当对申请人的申请资格负责，并对申请材料的真实性和完整性进行审核，不得提交有涉密内容的项目申请。

4.申报项目若提出回避专家申请的，须在提交项目可行性方案的同时，上传由申报单位出具公函提出回避专家名单与理由。

5.本批“揭榜挂帅”项目由市科委会同用户单位共同组织开展受理、评审、立项、验收等项目管理事项。采取通讯评审方式对揭榜项目进行择优遴选，相关事宜，另行通知。

三、申报方式

1.项目申报采用网上申报方式，无需送交纸质材料。申请人通过“上海市财政科技投入信息管理平台”进入申报，有关操作可参阅在线帮助。

2.项目网上填报起始时间为2022年9月28日9:00，截止时间（含申报单位网上审核提交）为2022年10月20日16:30。

来源:上海科技

上海产业政策服务中心

项目申报办公室：方主任

电话-微信：15618903837

*本文发布的政策内容由上海产业政策服务中心整理解读，如有纰漏，请与我们联系。

上海产业政策服务中心：权威的政策辅导+园区招商平台

政策扶持：指导企业申请各类政府专项补贴资金，包括上海科委，经信委，发改委，商务委和各区部门政策资金项目。专业规划，重点申报，确保立项。

园区招商：上海市级园区，科创企业迁入即奖励，落实软件企业退税，签订高额返税，安排人才落户，土地厂房免租。鼓励大学生创业，0元注册，免费提供注册地址，辅导申报创业政策补贴资金。

点击下方标题，获取当前申报项目

优质合作单位推荐↓↓↓