【涨价】海力士2017利润暴涨319%:去年第四季DRAM平均价格涨9%；移动式内存第一季合约价涨幅收敛为3%
1.海力士：去年第四季DRAM平均价格涨9%；
2.市场拉货动能转弱，移动式内存第一季合约价涨幅收敛为3%；
3.SK海力士2017利润暴涨319%，2018年继续创纪录；
4.美光驳斥三星与海力士推出新 GDDR6 显卡内存规格；
5.新式DRAM存取技术倍增超频性能；
6.关注次世代嵌入式内存技术的时候到了
集微网推出集成电路微信公共号：“天天IC”，重大新闻即时发布，天天IC、天天集微网，积微成著！扫描文末二维码添加关注。
1.海力士：去年第四季DRAM平均价格涨9%；
集微网消息，全球第二大内存芯片厂韩国SK海力士受惠DRAM价格大涨，以及市况持续畅旺，去年第4季获利创单季新高，看好今年服务器内存需求持续强劲。 市调机构集邦则预期，尽管智能手机销售不如预期，恐导致本季移动内存合约价涨幅收敛为3%，但第2季将重启拉货动能，价格仍会续涨。
SK海力士昨天举行发布会并公布去年财报，去年第4季获利和去年全年获利都创新高。 该公司分析，去年第4季获利创高，主因DRAM芯片出货季增3%，平均价格涨9%；NAND芯片出货增16%，均价涨4%。
SK海力士预估，2018年DRAM芯片需求较去年成长20%，NAND芯片需求将成长约40%，并预估今年资本支出较去年的10.3兆韩元增加，今年DRAM出货成长约20%，NAND出货约成长45%。
2.市场拉货动能转弱，移动式内存第一季合约价涨幅收敛为3%；
集微网消息，集邦咨询半导体研究中心(DRAMeXchange)指出，由于全球智能手机市场趋于饱和，各品牌大厂纷纷于2017年第四季积极推出全屏幕新机以期带动民众换机意愿，但实际上渠道买气并不如预期，加上全年内存价格涨幅已高，厂商获利遭压缩，因此，自去年第四季中开始，品牌大厂即着手调整生产计划并推迟拉料，由于包含移动式内存在内等部分零部件库存水位升高，因应第一季的传统淡季，制造商开始减缓备货力道，使得第一季移动式内存平均合约价涨幅收敛为3%。
DRAMeXchange指出，智能手机品牌大厂从去年第四季中开始的生产计划急速下修，造成包含移动式内存在内交期长且高单价零部件库存水位飙升，部分品牌的零部件库存水位相较以往，甚至高达1倍以上。因而导致第一季拉货动能走弱，使得供给端、需求端对于第一季合约价格几度僵持不下，预计要到1月下旬市场才会完全定价。第一季移动式内存受智能手机市场的低迷买气以及NAND Flash价格走跌等因素影响下，价格涨幅较先前收敛，平均合约价格由原先的5%季成长缩小为3%。
展望第二季，在Android阵营推出新款旗舰机的带动下，预计市场需求将开始回温并重启拉货动能；在价格表现上，移动式内存将持续受惠NAND Flash价格的走跌，以及原厂急欲推销搭载大容量NAND Flash的eMCP策略影响，预估第二季合约价格将与第一季合约价持平，或有机会小幅调涨价格。
观察2018年上半年移动式内存供需与价格趋势，由于三星平泽厂的实质产能开出将落于下半年，上半年供给仍然受限。此外，中国发改委约谈三星消息传出后，尽管移动式内存的涨幅出现较为收敛态势，但预估上半年价格呈将持续上扬，影响有限。
3.SK海力士2017利润暴涨319%，2018年继续创纪录；
集微网消息，受惠于DRAM价格大幅上涨以及市场需求持续提升，韩国存储器厂SK海力士2017年第四季度营收大幅增长69%至9万亿韩元，净利几乎翻番，4.5万亿韩元（约合人民币270亿元），对比2016年同期大幅成长97.7%。
2017全年，SK海力士营收为30.1094万亿韩元（约合人民币1796亿元），同比增长75%。净利为13.7213万亿韩元，同比增长319%。
该公司的一份声明中指出，2017年第四季度存储市场依旧火爆，受全球数据中心增长驱动，服务器存储器需求尤其强劲，将继续推动公司2018年利润的增长，SK海力士也将扩展新生产线来满足市场需求。不过，由于安装和测试设备需要时间，新生产线不会对今年芯片供应产生影响。
由于产能有限，今年DRAM芯片供应将持续紧张。而NAND闪存市场由于制造商增加了高容量产品的供给，预计供不应求的状况将得到缓解。
最近的英特尔漏洞门和苹果iPhone销售放缓引起市场的担忧，不过SK海力士表示，没有发现内存芯片需求因英特尔芯片门而放缓，由于补丁软件会影响服务器性能，漏洞门甚至可能会增加服务器需求。
在回答有关中国智能手机厂商抵制内存芯片价格上涨的问题时，SK海力士表示，低端智能手机厂商消化内存涨价能力较低，公司将考虑这一问题，但没有公布细节。
Gartner的数据显示，2017年全球存储市场营收达到破纪录的1,320亿美元，同比2016年增长65%，2018年预计将继续增长至1500亿美元。韩国证券公司Kiwoom Securities的分析师Pak Yu-ak表示：“尽管韩元和美元的汇率坚挺，但DRAM芯片的价格继续走高，而对于服务器的需求可能进一步提高，今年又有望实现创纪录的利润。”
集微网此前报道显示，由于2017年在存储市场实现净利大幅增长，SK海力士也将于今年1月底或2月初发放奖金，金额最高可达个人年薪的50%。（校对/范蓉）
4.美光驳斥三星与海力士推出新 GDDR6 显卡内存规格；
全球弥漫挖矿商机，各大显示适配器厂全力抢攻显示适配器市场，用于高阶显卡内存的 GDDR 市场也跟着水涨船高，成为各家内存大厂的兵家必争之地。 日前两家韩系内存大厂三星及 SK 海力士分别推出最新规格的 GDDR6 显卡内存，另一家内存大厂美商美光（Micron）的动向格外让人关注。 面对两家竞争对手陆续推出号称最新规格的 GDDR6 显卡内存，美光表示摊开规格来看，竞争对手推出的 GDDR6 显卡内存，与美光目前大量出货的 GDDR5x 显卡内存几乎相同，不要被名称混淆了，比较规格后再说。
美光表示，挖矿商机带动不少 GDDR 显卡内存需求，尤其先投入挖矿的消费者，因当时专属型处理器（ASIC）挖矿机尚未开始，因此到目前为止，很多矿工挖矿时仍以显示适配器为主的主机来挖。
即便这两年用专属型处理器（ASIC）挖矿机市场快速增加，但市场仍以显示适配器为主的主机为大宗，才会造成近期大量抢购显示适配器的现象，这也为供应显卡内存的企业带来营收效益。 虽然 GDDR 显卡内存市场，三星与 SK 海力士的出货量占比仍分属前两名，但高阶显卡专用的 GDDR5x 市场，美光出货量才稳居龙头。
面对两家竞争对手推出新规格 GDDR 产品抢市，美光颇不以为然地表示，大家可以比较一下 GDDR5x 及号称「GDDR6」显卡内存的规格，其实大多数几乎相同，性能也不会有太大差异，不要被「新规格 GDDR6」这种名词混淆了。
的确，根据美光提供的相关规格比较 GDDR5x 及号称「GDDR6」显卡内存规格，在 JEDEC 定义的规格下，除了信道及封装技术有差异，其他规格皆大同小异。 就连三星与 SK 海力士两家强调的低电压部分也相同。 美光驳斥两家竞争对手产品的说法，看来并非全然没有道理。
在三星与海力士两家公司都已强调 GDDR6 显卡内存量产、可出货的情况下，美光至今却没有动静，这比较令消费者关注。 美光的说法是，相较于竞争对手号称「GDDR6」显卡内存准备出货，规格几乎一样的 GDDR5x 显卡内存早已大量出货。 一旦 JEDEC 正式定义 GDDR6 显卡内存规格后，美光就会真正量产。 至于确切的时间，美光没有透露。
最后，美光指出 GDDR5x 显卡内存是绑定辉达（Nvidia）显示适配器出货，因此即便竞争对手以号称 GDDR6 显卡内存抢市，目前来看也不会对美光的市场造成影响。technews
5.新式DRAM存取技术倍增超频性能；
本文作者曾经为计算机主板制造公司撰写关于自动超频(overclock)的BIOS，发现微处理器由于受限于主存储器的性能而必须降低频率频率来维持计算机系统的稳定性，因而探索一种可提升DRAM单元访问速度的新技术。
无疑地，微处理器的频率频率可以透过许多方式大幅增加，但却受限于主存储器的性能而必须降低其频率频率来维持计算机系统的稳定性。 本文透过对于静态随机存取内存(SRAM)单元缩减布局面积的研究，提出一种新的存取技术，可望提升动态随机存取内存(DRAM)单元的访问速度。
超频与内存的关联性
提升供应电压以及降低环境温度有助于增加微处理器、芯片组、主存储器的频率频率，这是对于计算机系统执行超频(overclock)的实体特性；微处理器、芯片组、主存储器、主板的整体电路设计，则是用于执行超频的硬件特性。 此外，维持操作系统(OS)以及应用程序在执行时的稳定性，是在超频之后的软件特性。
在超频进行中，某些应用程序会有频繁的数学计算以及大量的数据存取，这时可能发生超过晶粒封装材料或外部散热装置的散热效率，因此需要自动超频的技术来监视系统以及调整频率频率。 另一种自动超频是为了确认哪些安装在主板上的微处理器、芯片组、主存储器搭配的外部散热装置能够达到超频极限。 当基本输入输出系统(BIOS)的程序代码加入这一自动超频的功能时，个人计算机(PC)就不必进入OS，也就是不必接上任何磁盘驱动器，就能迅速获得超频的极限值，并且减少磁盘驱动器的磨损。
由于微处理器对于外围装置的数据存取会透过主存储器来处理，所以主存储器的稳定性影响着微处理器的执行，即使能够对微处理器进行超频也必须拥有可配合大幅超频的主存储器，这就是超频内存模块的用途。
数据传输接口
单倍数据速率同步动态随机存取内存(SDR SDRAM)数据传输接口主要针对DRAM的存取特性，因为DRAM需要经由更新作业来维持储存状态，并且在读取期间需要额外执行回写作业；虽然在写入期间没有额外的作业， 但也需要一段时间才能完成储存，这也相当于执行回写作业的时间。 由于DRAM的写入以及回写时间皆远大于高速微处理器内部的频率时间，所以SDRAM根据这样的存取特性而设计数据传输接口的各种讯号与作业程序。 SDRAM在发展至双倍数据速率(DDR)之后的性能价格比皆优于其它数据传输接口(如Rambus DRAM；RDRAM)。 如今，DDR SDRAM又区分为标准型以及行动型。
图1显示SDRAM的简要功能方块图，行地址选通讯号(CAS#)是根据预充电而设计的延迟控制讯号，亦即无预充电则不必分时控制列地址选通讯号(RAS#)、CAS#。 差动频率讯号(CLK, CKE)的频率是基于微处理器的工作频率，数据屏蔽讯号(DQM)对应差动频率讯号的边缘；这些讯号用于进行同步传输作业。 对于感测放大器以及写入驱动器的配置规划，通常根据外部数据总线的位宽度而设计相同的数量，然而，可以导入并行存取的方法来增加存取效率，因此增加了行地址的位宽度以选择同列不同行的感测放大器与写入驱动器。 这种方法产生了丛发模式(burst mode)以及同列存取，但并不会增加访问速度，并且还要进行同步传输作业，所以需要数据缓存器。
图1：SDRAM的简要功能方块图
图2显示SDRAM的命令序列，主要参考美光科技(Micron Technology)产品型号为MT48H8M16LF (Mobile SDRAM)的规格表而来。 在各命令序列之中，最单纯的命令序列是单一读取以及单一写入，由此可清楚SDRAM的基本作业规则。 在图中所表现的命令序列是先执行预充电(PRE)，然后活化(ACT)，最后执行读取或写入存取(RD或WR)，如此循环。
图2：SDRAM的命令序列：单一读取或单一写入
图中，频率时间(tCK)是从此次频率边缘至下次频率边缘为止的时间。 列地址选通预充电时间(tRP)是从PRE命令至ACT命令为止的时间。 列地址选通至行地址选通延迟(tRCD)是从ACT命令至RD命令或WR命令为止的时间。 行地址选通潜伏(CL)是从RD命令开始等候一段时间，并且以tCK为基本单位，然后乘上倍数。 写入时间(tWR)是从WR命令至PRE命令为止的时间；另外还可以tCK为基本单位，然后乘上倍数，如同行地址选通潜伏的计时方法，因此命名为行地址选通写入潜伏(CWL)。 列地址选通时间(tRAS)是从ACT命令至PRE命令为止的时间。 更新命令时期(tRC)是从这次ACT命令至下次ACT命令为止的时间。
DDR SDRAM在PC上的主要设定参数是tRP、tRCD和CL。 对于超频内存模块的性能则要额外考虑频率时间与写入时间的最小值，另外就是供应电压的最大值。
数据传输接口的存取效率
SDRAM的存取效率来自丛发模式以及同列存取，并且由此达到数据传输接口的传输速度。 如果要频繁进入同列存取那么还要在软件层级之上对数据结构与数据处理进行优化的安排；关于数据结构的优化像是先分析会被频繁存取的数据字段，然后将这些数据字段合并在同一数据结构， 使得这些数据字段可以储存在主存储器内部的相同列地址；关于数据处理的优化像是减少同时对不同数据结构进行交互运算以及交叉存取。
如果发生丛发模式以及同列存取的机率太低，那么存取效率会大打折扣，并且数据传输接口的传输速度会低于DRAM单元的单独写入速度。 这从单一读取以及单一写入的命令序列来看则能明白这二者皆要执行预充电，但是DRAM单元在写入特性上不必进行预充电，然而，这是为了配合丛发模式以及同列存取而设计成相同的命令序列，所以在SDRAM的传输技术之下， 软件对于数据处理的设计也会影响程序代码的执行速度。 如果计算机软件未能针对丛发模式进行优化，但又要提升执行速度，这会有三种选择，一是超频，二是升级主存储器，三是升级PC。
1T DRAM模块的超频性能
如果说3T DRAM是第一代DRAM技术，使用差动放大器实现读取功能的1T DRAM是第二代DRAM，那么在本文中的第三代DRAM技术是指取代差动放大器且大幅提升读取功能的存取技术。 1T DRAM的内存单位是由一晶体管以及一电容器所组成的储存单元，又称为1T DRAM单元。 图3显示在单一储存单元上进行存取作业的波形，上半部份是使用差动放大器的第二代技术，下半部份是第三代技术，此图主要用于比较这二者完成读取作业所需花费的最长时间。 当这一电容器的储存电压(Vstorage)放电达到最小差异电压(Min. ∆V)时就必须立即进行更新作业(即读取)，所以此图呈现有关读取作业的最长时间就等于是更新作业的最长时间。 图中标示有tprecharge、tread、trewrite、twrite，这些技术用语依序对应产品规格的tRP、tRCD、CL与CWL。 第三代技术无需tRP，除此之外，tRCD也很短暂且可由CWL替换CL，因此访问速度接近SRAM，存取效率低于SRAM。
图3：单一储存单元进行读取作业的波形
图4用于观察SDRAM的命令序列对于不同存取技术所发生的变化，此图用于比较第二代与第三代技术之间的存取效率。 SDRAM的命令序列有多种组合，其中读取命令至写入命令(READ to WRITE)最能突显不同存取技术之间的差异。 第三代技术的读取时间(tread)很短，于是CL值可以很小，但受到差动频率讯号以及DQM讯号的限制而不能等于0；另外，即使CL值等于1也还有回写时间(trewrite)，所以第三代技术要以CWL值来替换CL值。
图4：SDRAM的命令序列：读取命令至写入命令
参考三星电子(Samsung Electronics)产品型号为K4A4G165WD的产品规格表，其中有一规格是DDR4-1600 (11-11-11)，频率时间(tCK)是1.25奈秒(ns)，CWL的正常值是9， 且小于CL值。 频率时间的倒数是数据传输接口的频率频率；1600是数据传输接口的传输速度，SDR的传输速度等于频率频率，DDR的传输速度是频率频率的2倍；(11-11-11)所对应的定义依序是CL、tRCD、tRP， 这些数值合称为速度容器(speed bin)。 这容器在PC上就是北桥芯片组内部的组态缓存器，必须在其储存这些数值之后才能存取主存储器。
在图2中，tRCD以及tRP对应频率讯号的正缘，因此这二者的最小值是0。 在图4中，CL的最小值受到频率讯号的限制，因此是1；另外，特别标示CWL及其数值在于表示当正常工作时，CWL与tCK相乘之后的数值必须大于或等于储存单元的写入时间(twrite)。 当执行超频时，若不增加CWL值则必须更加频繁执行更新命令，除此之外，由于IC的制程变异以及泄漏电流而导致每一储存单元的访问时间不一致，因此更容易发生数据错误，所以为了稳定性而必须增加CL值以及CWL值，甚至要特别降温。 当上述这些参数在相同的制造条件之下生产第三代DRAM技术时，速度容器的最小设定值可以是(1-0-0)，CWL值可同于上述的产品规格， 因此第三代DRAM技术的存取效率在尚未超频之时就可超过以第二代DRAM技术所生产的超频内存模块。
3T SRAM模块的超频性能
3T DRAM单元是首次实现DRAM的储存单元，为了大幅减小IC的布局面积而发展到1T DRAM单元。 笔者在当年发现微处理器的频率频率受到DRAM的限制而尝试以三晶体管组成SRAM，这样的布局面积大约与3T DRAM单元相似。 如果将SDRAM换成同步静态随机存取内存(SSRAM)，那么在存取效率上是远高于第三代DRAM的，因为它的CWL值可达到0，在这样的条件之下假使没有丛发模式以及同列存取也能趋近数据传输接口的传输速度。 如果使用3T SRAM模块进行超频，那么访问时间会正比于晶体管的切换时间，并且温度升高会减小切换时间，因此CL以及CWL的组态设定值不会因超频而增加，也不必特别降温。
结语
根据研究报告指出，DRAM单元在读取时会发生软错误(soft error)而导致微处理器不能正常执行程序代码，所以要求DRAM模块加入错误纠正码(ECC)。 那么有谁反向思考过这问题：在微处理器以及芯片组内部也有许多缓存器，为何这些研究报告没有明确指示这些缓存器也要使用ECC来减少软错误呢？
在我们观察第二代DRAM技术在单一储存单元上进行存取作业的波形图之后就能得知差动放大器的鉴别准位非常低，所以比那些缓存器以及SRAM单元更容易受到干扰。 超频功能可以增加微处理器的处理速度，但对于大量数据的存取效率则取决于主存储 56 39021 56 21889 0 0 9611 0 0:00:04 0:00:02 0:00:02 9608的技术，而那些存取性能不佳的主存储器更容易导致微处理器发生无作业时间(NOP time)来等候存取数据，因此在超频之后有可能增加功率消耗， 也难以经由超频功能来大幅提升对于零散数据进行处理的速度。 (本文作者——汤朝景，曾任职经济部智能财产局专利审查委员)eettaiwan
6.关注次世代嵌入式内存技术的时候到了
也该是时候了，经过十多年的沉潜，这些号称次世代内存的产品，总算是找到它们可以立足的市场，包含FRAM（铁电内存），MRAM（磁阻式随机存取内存）和RRAM（可变电阻式内存），在物联网与智能应用的推动下， 开始找到利基市场。
率先引爆话题的，还是台积电。
2017年5月，台积电技术长孙元成首次在其技术论坛上，发表了自行研发多年的eMRAM（嵌入式磁阻式随机存取内存）和eRRAM（嵌入式电阻式内存）技术，分别预定在2018和2019年进行风险性试产， 且将采用先进的22奈米制程。
研发这项技术的目标很清楚，就是要达成更高的效能、更低的电耗，以及更小的体积，以满足未来智能化与万物联网的全方面运算需求。 目前包含三星与英特尔都在研发相关的产品与制程技术。
通常，一个一般的嵌入式设计，其实用不上嵌入式内存的技术，只需要常规的NOR和NAND Flash内存，搭配DRAM即可。 若是对于系统的体积与运作效能有更高的需求，例如智能型手机和高阶的消费性电子，也能透过使用MCP（Multi Chip Package；多芯片封装）技术，将为NOR和DRAM，或者NAND和DRAM封装在一个芯片中来达成。
若有较高的数据储存需求，则可使用eMMC（embedded Multi Media Card）嵌入式内存规范技术，运用MCP制程将NAND Flash与控制芯片整合在一个BGA封装里，再搭配DRAM来设计系统。
更先进的系统，则可使用eMCP（embedded Multi Chip Package）嵌入式多芯片封装技术，把NAND Flash与DRAM，以及NAND Flash控制芯片封装在一个芯片上，不仅进一步简化电路设计， 降低主系统负担，同时也保留了高储存容量的可能性。
图1 : Crossbar是少数具有RRAM商业量产能力的业者，图为其COMS整合技术，能整合逻辑芯片与内存。
然而，随着网络传输带宽越来越大，智能应用衍生的数据运算与储存需求也水涨船高，嵌入式系统对于内存封装技术的需求也扶摇直上，并寻求效能更好的内存解决方案。 此时，新一代的嵌入式内存技术与次世代非挥发性内存的结合就成了最佳解决方案。
物联网与AI推升次世代内存需求
微型化，固然是物联网装置的一个主要设计需求，但低功耗与高耐用度也是必须考虑的两大关键，尤其是物联网设备一旦完成安装，运行时间可能长达数年，特别是工业和公共设备的领域上。
另一方面，随着人工智能的发展，智能化的需求开始涌现在各个产品应用上，包含汽车、医疗与金融业，对运算效能的需求也倍速增加，因此产业也开始寻求能够匹配高速运算，同时满足低功耗与耐用需求的内存解决方案。 此时，人们又把目光移到当年被冷落的次世代非挥发性内存身上。
相对于目前主流的NOR与NAND Flash内存，这些号称次世代内存几乎在所有方面完胜它的竞争者，不仅具备更好的读写速度，更低的电耗，同时非常耐用，能够承受在汽车和工业的环境，唯一的缺点，就是成本。
也由于成本的缘故，这些次世代内存并没有大量生产的市场空间，因为如果只从容量价格来看这些次世代内存目前仍没有大量商用的价值，也完全无法跟主流的闪存竞争。 不过如果针对特定应用，或者是嵌入式内存等级的设计，那么这些次世代内存可说是明日之星。
目前市场上能够提供次世代内存产品的业者并不多，主要的有富士通（Fujitsu）和赛普拉斯半导体（Cypress）提供FRAM产品，采用串行（I2C和SPI）和并列接口的解决方案，已量产的容量从4Kb至4Mb。
在MRAM方面，则有美商Everspin Technologies和Spin Transfer Technologies （STT），其中Everspin是目前市场上唯一一家提供商用MRAM产品的业者， 提供的芯片容量从128Kb到16Mb，而主要的应用领域则集中在工业、航天、车用、能源与物联网。
图2 : 内存比较图表
至于RRAM，则被业界认为最有机会成为主流次世代内存的技术，同时也是目前投入研发厂商最多的技术。 包含Adesto Technologies、Crossbar、三星半导体（Samsung semiconductor）、美光（Micron）、海力士（Hynix）和英特尔都拥有生产RRAM技术。
但值得注意的是，虽然投入的业者众多，但其中仅有Adesto Technologies和Crossbar具有商业量产的能力，尤其是Crossbar已与中国的中芯国际合作，正积极拓展中国市场， 而提供的储存容量从128Kb到16Mb。
在台湾，工研院也成功研发出RRAM的生产技术，并已在院内的8吋晶圆试产，未来将会与台湾的内存业者合作，导入12吋晶圆的制程寻求量产的机会。
更具杀伤力的嵌入式内存技术
独立式（standalong）的次世代内存已可大幅提升系统的效能，但采用直接在SoC芯片中嵌入的设计，则可将效能再往上提升一个等级。 因此，嵌入式内存技术所带来最直接的成果，就是效能与体积。
由于嵌入式内存制程是在晶圆层级中，由晶圆代工厂把逻辑IC与内存芯片整合在同一颗芯片中。 这样的设计不仅可以达成最佳的传输性能，同时也缩小了芯片的体积，透过一个芯片就达成了运算与储存的功能，而这对于物联网装置经常需要数据运算与数据储存来说，非常有吸引力。
以台积电为例，他们的主要市场便是锁定物联网、高性能运算与汽车电子等。
不过，目前主流的闪存因为采电荷储存为其数据写入的基础，因此其耐用度与可靠度在20nm以下，就会出现大幅的衰退，因此就不适合用在先进制程的SoC设计里。 虽然可以透过软件纠错和算法校正，但这些技术在嵌入式系统架构中转换并不容易。 所以结构更适合微缩的次世代内存就成为先进SoC设计的主流。
另一方面，次世代内存也具有超高耐用度的，所以无论是对环境温度的容忍范围或者存取的次数，都能远远超过目前的解决方案，因此这些新的嵌入式内存技术就更运用在特定的市场。
以RRAM为例，欧洲研究机构爱美科（Imec）几年前就已经发表了10nm制程的技术，突破了目前NAND Flash的极限。 近期MRAM技术也宣布其制程可以达到10nm，甚至以下。
不过次世代嵌入式内存SoC芯片的制程非常困难，不仅整合难度高，芯片的良率也是一个门坎，目前包含台积电、联电、三星、格罗方德（Globalfoundries）与英特尔等，都投入大量的人力在相关生产技术研发上。
而以发展的时程来看，次世代嵌入式内存技术将会先运用在特定用途的SoC和MCU上，而随着制程成熟与价格下降后，将会有更多的应用与市场。CTIMES
集微网推出集成电路微信公共号：“天天IC”，重大新闻即时发布，天天IC、天天集微网，积微成著！扫描文末二维码添加关注。