EDA工具的发展方向猜想

近年来，随着半导体工艺摩尔定律发展遇到瓶颈，单纯依靠特征尺寸缩小已经很难再取得二十年前那样的芯片性能提升。然而，半导体行业的发展并没有停滞不前，以人工智能以代表的下一代智能化正在催生芯片性能的进一步提升。然而，我们必须看到的是，驱动芯片性能提升的主要形式已经不仅仅主要依靠半导体特征尺寸缩小，而是越来越多地依靠系统级创新，而这也是EDA行业需要给半导体行业赋能的关键方向。

我们可以从几个不同的层面来看系统创新的新范式。从自顶向下的逻辑来看，目前以AI为代表的新兴应用需要的是专用化（domain specific）计算，即为了相应算法做特别优化的系统架构，并且实现相关的芯片设计。一旦使用domain specific设计，通常可以把整个芯片系统的性能效率提升一个数量级。但是，如何加速这样的domain specific设计，从软件算法映射到芯片架构甚至晶体管级设计的优化，就是EDA行业的挑战了。值得注意的是，通常来说从软件设计和芯片设计之间的鸿沟很深，因此需要EDA工具做大量的创新才能支持这一类的快速domain specific自顶向下设计范式。

AMD在DAC 2022的主题演讲中强调了domain specific是下一代芯片性能提升的主要驱动力

除了上层的算法创新驱动的domain specific芯片架构之外，下一代的系统级集成创新技术也是芯片系统性能进一步提升的重要动力。这些技术中目前最值得关注的就是高级封装技术。一般来说，芯片的集成度和良率之间存在一个矛盾，即芯片中集成的晶体管数越多，芯片的良率也会越低，这个问题在成本很高的尖端半导体工艺节点尤为严重。高级封装可以在保证芯片良率的情况下大大提升集成度：通过chiplet技术，每个chiplet上的晶体管数量可以做到较低，这样chiplet的良率可以得到保证，同时使用2.5D/3D集成技术，可以把chiplet很好地集成在一起，从而提升集成度，而通过提升集成度，芯片系统的性能可以得到进一步提升。可以说高级封装技术解决了尖端半导体工艺的燃眉之急并且驱动了半导体芯片性能的可持续提升，因此其重要度不言而喻。

最后，从底层半导体工艺和器件设计的角度，如何将半导体工艺设计和系统级设计结合起来，针对上层系统的需求来设计相关的器件和工艺参数，也成为了推动半导体芯片进一步提升性能的新设计范式。这样的新设计思路称为STCO (System Technology Co-optimization，即工艺－系统协同设计）。目前，STCO已经成为半导体工业业界研发的重要方向之一，在不久前召开的IEDM 2022会议上，Intel在其主题演讲中就强调了STCO将会成为推动半导体工艺发展的主要动力，需要能把半导体工艺设计和上层的系统设计打通，而这也是下一代EDA的关键赋能方向。

下一代芯片设计对于EDA提出的新需求

如前所述，无论是自顶向下（算法映射到芯片）还是自底向上（考虑到上层系统架构的半导体工艺设计和优化），都需要能把本来在芯片EDA系统中相对割裂（甚至本来没有包括在EDA流程中）的几个环节打通。而这样的环节打通，将会让EDA软件更加平台化，能覆盖整体芯片系统设计流程中的更多步骤，最终实现全局最优（而并非只是找到每一个步骤中的局部最优），并且为下一代芯片系统的性能进一步提升提供支持。

举例来说，AMD在今年早些时候的DAC 2022会议的主题演讲中就从芯片设计公司的角度提出了打通这些环节的一个例子，即AMD的计算平台设计。为了实现这样的高性能计算平台设计，AMD需要能把上层软件系统（例如运行算法的Pytorch框架）、chiplet高级封装技术、以及底层的芯片IP/互联都纳入协同优化的范围内，从而AMD在演讲中指出，EDA行业需要能提供一个整体的解决方案，从而能帮助AMD这样的芯片设计公司完成芯片系统设计中的端到端优化任务并且找到全局最优。

我们认为，EDA行业如果要实现这样的系统－芯片端到端协同设计优化需求，并且满足下一代芯片的新技术和设计的新流程，需要在两个方面做创新。第一个方面是，如何保证EDA工具能至少覆盖整个流程中的每个环节。目前，芯片EDA工具在SoC层面的综合和验证方面已经比较成熟，但是在新的芯片设计中，还有一些环节需要EDA行业继续加强。Cadence在DAC 2022的主题演讲中，认为EDA行业需要进一步加强研发投入提升成熟度的环节包括（1）系统级设计分析和综合，包括算法/软件和电子系统层面的建模、分析和验证（2）在封装层面，对于新技术的支持，这些新技术包括高级封装（chiplet，2.5D/3D集成等）以及硅光子等（3）在晶体管级别，需要对于新器件新工艺（例如碳纳米管，甚至量子计算器件）的支持。

在EDA能支持这些环节之后，下一个非常重要的工作就是把这些处于不同层面的环节都打通，从而能在一个EDA平台中实现从算法到晶体管的端到端优化。理想情况下，用户给EDA工具一个算法（或系统定义），EDA可以自动把算法或系统映射到对应的最优系统架构模块设计，并且在中间层给出该系统最优的封装级设计（例如如何把系统拆分为不同的chiplet），然后对于每个chiplet做RTL级别和物理层面的综合，最后给出一个在全局上最优的复杂芯片系统。在这样的设计流程中，每一个环节之间都必须能较为紧密地耦合在一起，才能实现全局化的最优设计。目前，这样的EDA系统并不存在，而这也是Synopsys、Cadence和Simense等EDA巨头都在大力研发的方向，可以说率先实现这样端到端EDA系统平台设计的公司有很大机会能引领下一代EDA。

对于EDA市场格局的分析

半导体行业对于下一代端到端优化的EDA需求，首先对于产品线较为完整的EDA老牌公司有较大优势，因为如上所述，端到端优化需要首先EDA软件能覆盖其中的每个环节，因此如果EDA公司目前相关的产品线已经能覆盖大部分的环节，那么这些公司就相对于其他产品线不怎么完整的公司来说有先发优势。目前来看，EDA行业中的巨头大公司也通常有更完整的产品线，因此在下一代芯片－系统协同优化的范式成为主流之后，这些巨头公司也会有先发优势，或者换句话说会把EDA系统市场进入门槛变得更高。

对于中国EDA厂商来说，芯片－系统协同优化是一个新的挑战，其主要的原因在于目前中国EDA公司主要还在补齐这一代EDA系统基本环节中核心组件（例如模拟仿真，布局布线等），而对于系统级的环节涉猎不多。这一方面需要中国EDA行业加强努力，另一方面也预示着专注于某一个环节的“小而美”EDA公司的相对价值相比能覆盖全流程的公司来说会越来越小，未来可能会成为EDA产业中公司互相整合的动力之一。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3256内容，欢迎关注。

推荐阅读

半导体行业观察

『半导体第一垂直媒体』

实时 专业 原创 深度

识别二维码，回复下方关键词，阅读更多

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

回复 投稿，看《如何成为“半导体行业观察”的一员 》

回复 搜索，还能轻松找到其他你感兴趣的文章！