Chiplet翻译过来就是“芯粒”，其核心思路为乐高的模块化——将数个小芯片通过封装技术拼装成大芯片，以实现性能的提升和成本的降低。在认识Chiplet之前，我们先要熟悉半导体行业的几个概念。一个是集成电路发展一直遵循的一条路线——摩尔定律。“每经过18-24个月，芯片内晶体管的数量就会增加一倍”。这个定律提出者为英特尔创始人戈登·摩尔（Gorden Moore），1965年时他还在仙童半导体公司任职。另一个是晶体管，作为芯片主要组成部分，晶体管的数量直接影响芯片性能。因此，自芯片被发明以来，科学家们就想尽办法在一定面积里塞下更多的晶体管。简单来说，如下图绿色部分，宽度越小，单位面积内能塞下的晶体管数量就越多，芯片的性能也就越高。（示意图，图源网络）这个宽度又叫制程，或是技术节点。经过晶圆厂对技术节点的不断突破，时至今日，虽然头部芯片制造厂商台积电和三星的战场已经来到了3nm，但相邻技术节点突破的时间间隔越来越长，即摩尔定律放缓。（晶体管数量走势图，资料来源：Wikipedia、民生证券研究院）除此之外，这个突破过程中，每一个制程的研发到量产都需要花费巨额的资本投入，节点的突破也就和资本的投入不成正比。36氪了解到，5nm制程的研发投入，差不多是7nm和10nm投入总和。这就导致晶圆厂们在竞相突破新节点的路上，有些玩家会选择中途放弃。比如，联华电子（UMC.N）在2018年8月宣布放弃12nm以下的先进工艺研发；时隔不久，格罗方德宣布放弃7nm的研发。然而，下游应用非但没有放缓对芯片性能的追求，还对芯片的“占地面积”提出了更高要求。比如TWS耳机、AR和VR等设备体积很小，因此只能将若干个芯片的性能都集中到一块SoC（System on Chip，片上系统）芯片上。注：右图Mochi为Chiplet最初提出时的名字Chiplet就是利用了“高度”这个维度，先将原本在一个平面上的芯片拆分开来，再像积木一样拼装成块。这样不但能够节省占地面积，使得每个小芯片有更大的空间，还能够带来更高的经济效益。首先，Chiplet可以单独流片（试生产），降低流片失败的风险。随着技术节点的不断提升，单颗芯片集成的IP（大芯片的功能模块）会越来越多。根据IBS数据，7nm、5nm工艺集成的IP数量分别为178、218个。在流片时，任意一个IP出错都会导致流片失败，对芯片设计公司现金流造成一定的冲击。比如7nm工艺芯片一次流片需要3000万元成本，5nm则在4700万以上。其次，Chiplet能够提升制造的良率。“芯片是沙子做的，但芯片却容不得‘一粒沙子’”，一位业内人士向36氪表示。事实上，芯片是在高度无尘的环境下生产的，其对环境的洁净度要求比手术室还要高。这是因为只要一粒灰尘落到芯片上就可能会导致芯片失效。灰尘的落下往往又具有随机性，完全不可预测。换句话说，芯片越大，沾染灰尘的可能性就越大，整体的良率就越低。国盛证券数据显示，当芯片整体面积在10mm X 10mm时，良率达94.2%；但如果面积增加至原来的16倍，也就是40mm X 40mm时，良率仅35.7%。注：图中die表示裸片，即芯片封装前的状态最后，Chiplet能够提升可靠性。由于芯片制造端的限制，一枚芯片只能采用同一个技术节点。对集成了多个功能的SoC芯片来说，更高的技术节点反而会降低可靠性。比如模拟电路相关的IP就适合使用更成熟的工艺，更低的技术节点。追求过小的线宽可能会出现漏电、噪音等问题。上述优势让Chiplet相较于继续突破先进制程更具性价比。咨询公司The Linley Group测算，在7nm工艺下，Chiplet相较于传统的单芯片方案节省成本近13%。另外需要说明的是，Chiplet并不是在每一项花费上都优于传统的解决方案，在测试和封装环节，将一个大的芯片分成若干的小芯片反而增加了工作难度和工作量。根据Group测算，在7nm制程这两个环节就分别需要多2%、25%的成本。