三星3nm技术指标曝光 竟然还不如Intel？

近日，有台媒对比了半导体工艺10nm及以下制程的技术指标演进对比图，其中技术指标主要是看晶体管密度，也就是每平方毫米的晶体管数量。由于目前仅有Intel、台积电、三星等少数几家厂商掌握了10nm以下的工艺技术，因此仅统计了这几家厂商。

芯片制程工艺演进图

值得注意的是，尽管几家厂商都是用了nm级单位，但似乎各家厂商在晶体管密度上具有较大的差别。比如Intel的10nm工艺，但看晶体管密度，甚至已经比台积电与三星的7nm工艺更高，同时达到了其他厂商同类工艺的两倍。

而在7nm时代，尽管并未量产，但Intel预估可以将晶体管密度做到1.8亿/平方毫米，值得一提的是，如果单论晶体密度的话，Intel的7nm与台积电的5nm及三星的3nm将处于同一水平线。

三星也在近期公布了自己的最新的工艺路线图计划，计划显示，三星的3nm工艺将等到2023年才会量产，而相比之下，台积电已经宣布3nm量产时间在2022年。

不过需要注意的是，尽管三星3nm工艺量产时间或将落后，同时从晶体管密度来看，三星的3nm与Intel的7nm工艺相仿，同时5nm工艺几乎与Intel的10nm工艺相差无几。

这似乎解释了三星代工的高通骁龙888芯片为什么体验如此不好了，一方面显然是由于三星技术还不成熟，无法处理好更高制程的工艺，但另一方面主要是由于三星步子迈的太大了，过于想要追赶先进制程，这就只能在晶体密度上做文章，比如5nm工艺相比7nm晶体密度上的提升仅有30%，而台积电的提升在70%以上。

步子走的太快，也让三星在对工艺的高性能调试上能力越来越差，比如在三星的7nmLPP量产一年以后，才找到了第一个高价值客户IBM。

为什么会发生这种情况，或者说为什么三星如今表现的如此激进。就是因为三星已经太久没有获得高价值的客户。在10nm节点之后，8nm与7nmLPP工艺的高端客户几乎只有三星自己，甚至在后来，三星手机在重点市场（如中国、美国等）都不愿意使用三星自己的芯片，而是采购高通的芯片，可以看出三星对于自家的工艺什么样也心知肚明。

这又引出了另一个问题，那就是高通为什么仍然要坚持将芯片订单交给三星呢？一方面是由于目前苹果的A14已经获得了台积电3nm的优先供应权，如果高通也想要生产芯片，交由台积电显然是来不及的。

而另一方面则是台积电实在“太贵”了，贵到什么程度？从台积电2020年的财报来看，其高端制程的毛利润率高得惊人，达到了50%以上，哪怕是净利润率也高达38%。

要知道台积电可并不是一家终端厂商，只是一家代工厂而已，哪怕是苹果，总体净利润率也仅有23%而已，这还是因为苹果的互联网服务利润率极高的缘故。

为什么台积电敢这么贵，就是因为市场中不可替代的缘故，而高通为什么仍然将订单下给三星，就是为了扶持三星，让其可以与台积电进行竞争。不然，一个垄断的市场，其他厂商只是为了给这家企业打工而已。

当然还有一个重要的原因，那便是三星的报价很便宜，至少相对台积电而言便宜太多，前些年就有消息，三星为了能够争取高端客户的青睐，直接将代工价格打了对折，本来就相对便宜的代工费用，这些更加凸显了性价比。

不过便宜的代工价格并不是没有代价，从此次传出的晶体管密度来看，就能够很明显看出三星在这方面投入的成本一定没有台积电、Intel的多。

但这并不意味着三星的3nm工艺一定不行，此前有消息传言，三星将使用GAA（环珊晶体管架构）来生产3nm芯片，通过使用Nanosheet（纳米片）制造出MBCFET（多桥通道场效应管），可以显著的增强晶体管性能，主要用来取代FinFET晶体管技术。

因此三星将采用的是GAA架构，而非台积电与Intel使用的FinFET结构。从性能表现上来看，基于GAA架构的晶体管可以提供比FinFET更好的静电特性，满足一定的珊极宽度要求，可以表现为同样工艺下，使用GAA架构可以将芯片尺寸做的更小。

不过三星此前一直说的都是3GAE版本，即3nm工艺的早期版本，并且表示会在2022年量产，但在近期表示生产的将为3GAP版本，即3nm工艺加强版，证明三星对于3nm制程已经相对成熟，但量产时间也延后至了2023年。

从三星的公开声明中可以发现，3GAE工艺对比7LPP工艺性能可以提升最多35%，或将功耗降低最多50%，或者将面积最多缩小45%。不过对于3GAP相比3GAE有哪些方面的提升，三星并未透露。

但台积电方面为了能够更快已经更顺畅的将工艺提升至3nm，依然选择使用FinFET，好处是能够更快的量产，也能够尽快的应有现有的工艺制程技术，同时不用改变太多的生产工具，成本上更具优势。

但问题在于，当芯片的鳍片宽度达到了5nm时，也就是3nm工艺节点时，FinFET将接近实际的极限，再向下将会遇到制程微缩而产生的电流控制漏电等物理极限问题。

但直接转向GAA，对于厂商及客户而言将面临更多成本的挑战，同时在早期可能由于工艺不成熟，在性能、功耗的表现上不一定就会比FinFET更好。

就在7月15日，台积电的总裁魏哲家表示，3nm开发进度良好，且相比5nm，量产首年便会有更多芯片设计定案（Tape-Out），其中主要动能来自于智能型手机，至于2022年下半年量产的时间，需要与客户共同决定。此外，高效运算平台也将是未来5年3nm制程的重要动能。

此次台媒所披露的三星3nm工艺晶体管密度，可能是三星3GAE版本，而未来将发布的3GAP版本才是三星真正的主推产品，但这款产品是否将重蹈三星5nm覆辙，还需要待产品出来之后，才会知晓。

声明：本文由电子发烧友综合报道，转载请注明以上来源。如需入群交流，请添加微信elecfans999，投稿爆料采访需求，请发邮箱[e-mail]。

更多热点文章阅读