助力国产芯片自主可控，新思科技推出专用指令集处理器设计工具

随着近年来国家对于集成电路产业的重视和扶持，国产集成电路产业发展迅速。不过，中国目前对于进口芯片的需求仍旧很大。

根据今年1月中国海关总署公布的数据显示，2018年中国进集成电路的进口额为3120.58亿美元，同比增长19.8%。相比之下，中国集成电路的出口额仅为846.36亿美元，虽然同比增长了26.6%，但是与进口额相比仍只有其1/3不到。

不过，值得注意的是，自早前斯诺登事件、去年中兴事件爆发之后，引发了国内终端厂商对于核心器件“国产替代”的关注，同时也推动了众多国产芯片厂商，乃至互联网厂商、终端厂商跨界杀入芯片领域，掀起了打造自主可控的“中国芯”的浪潮。

“自主可控”再加速

根据市场研究机构IP Nest近期发布的最新的IP市场分析报告也显示，2018年全球最大的IP提供商Arm的营收出现了3%的下滑（2017年下滑了6.8%)。IP Nest认为其中一个主要原因应该是来自于开源的RISC-V架构的冲击。同样的下滑情况也出现在MIPS、Imagination、CEVA和Rambus这些老牌IP供应商身上。

在芯智讯看来，这些老牌IP供应商的下滑，一方面正是由于开源的RISC-V架构带来的冲击，而另一方面则是由于很多新兴的AI芯片设计厂商开始由通用IP转向了更多特定的应用的专用IP，甚至是基于自身的算法设计自主的处理器IP。

2018年EDA工具及IP大厂新思科技(Synopsys)，ASIC设计厂商芯原以及FPGA IP供应商Achronix的营收均出现了大幅的增长，而这个数据也很好的印证了前面的观点。

在过去的一年，我们可以看到，百度发布了自己的云端AI芯片“昆仑”；阿里巴巴收购了中天微，同时成立了平头哥半导体公司；格力电器也宣布进军半导体市场，研发自己的芯片；此外，国内也涌现出了众多AI初创芯片公司，比如地平线、燧原科技，天数智芯，寒武纪等，众多的AI算法厂商也纷纷自主研发AI芯片；同时，值得关注的是，过去两年来，非常多的国产芯片厂商开始进入开源的RISC-V阵营，并开始推出基于开源的RISC-V架构的芯片。

我们都知道不论是Arm处理器内核IP（除了指令集授权外），还是国外厂商推出的DSP、ASIC，都是固定的IP核，国内厂商可以买来直接用，但是却难以实现自主可控。因此，越来越多的厂商开始倾向于自己来设计AI Accelerator, DSP IP、ASIC芯片。

同样，近两年以来，具有开源、免费、精简、模块化及可扩展等优点RISC-V架构，也受到了众多国产芯片厂商的青睐，特别是在国内不断强化对于芯片”自主可控“的趋势之下，利用开源的RISC-V架构来设计自己的芯片，可以很好的适应这一要求。此前，国内的中天微、华米、乐心等厂商都推出了基于RISC-V架构的芯片，此外华为也在积极的研发基于RISC-V架构的芯片，以期实现自主可控。

全球知名的EDA工具及IP厂商新思科技早前就推出了一套能够实现专用指令集处理器（ASIP）开发流程自动化的工具——ASIP Designer，可以帮助国产芯片厂商、AI算法厂商快速打造“自主可控”的AI Accelerator, DSP IP、ASIC芯片，甚至是RSIC-V架构的芯片。

什么是ASIP？

ASIP即“专用指令集处理器（内核）”，是一套能够帮助用户快速设计出自主专用处理器及其全套工具链的开发工具。与之相对的是，比如Arm的Cortex CPU内核则是属于“通用型指令集处理器”。相对于“通用型指令集处理器”，ASIP在特定应用场景下可以获得更为出色的性能、面积、功耗和成本等竞争优势。

这里需要区别的是，ASIP并不是等于专用型处理器ASIC，我们通常所说的ASIC芯片是一个完整的芯片，其不仅包括针对特定算法设计或优化的内核，还包括了外围的电路、接口等等。

ASIP有何优势？

对于算法或处理器厂商来说，虽然市场上有很多现成的处理器内核可选，但为了覆盖更多的用户和市场，这些处理器内核往往都是偏向“大而全”，性能、面积、功耗也一定不是最优的。并且，这些内核都是固定的，难以进行修改的，更不能根据自己的需要去配置。

针对客户的特定需求来说，买来的处理器内核可能只有部分指令用得上，有很多的指令是用不上的，这就造成了浪费。比如，算法厂商需要设计一个处理器来跑自己的20条指令，如果要用Arm内核来做，可能其内部很多指令用不上，同时还需要搞定Arm内核里面的面初始化和驱动，这就需要增加很多的指令，还会遇到面积、功耗、启动时间等一大堆的问题。

相对而言，算法厂商对于自己的算法非常的熟悉，如果采用的是自己定义的处理器架构和指令集，那么就可以实现极简化的按需设计，并且可以通过不断的修改和优化自己的架构，最终获得比市场上可以买到的处理器内核更好的效果，实现高性能、低功耗、面积更小、成本更低等优势。

新思科技也表示，“从自动驾驶汽车到医疗器械，从智能移动网络到空间应用，从安全到虚拟现实，几乎每个片上系统都需要或已经使用ASIP。ASIP能够满足专业处理要求，现成的商用处理器IP无法满足功率-性能-面积要求，固定功能硬件缺乏所需的可编程性。”

ASIP Designer能做什么？

虽然ASIP有很多的优势，但是ASIP的研发并不是一个简单的工作，其工作量非常的大，不仅需要基于特定算法定义一套处理器模型架构，还要进行架构优化和软件开发以及验证ASIP设计，除此之外，还必须考虑开发用于对所得设计进行编程的软件开发工具链需要完成的工作。

新思科技推出的ASIP Designer则是一套针对ASIP的开发流程自动化工具。其不仅能最大限度地减少开发专用处理器和相关编程工具所需的工程时间和工作量，而且还能加快理解候选设计的性能和效率（即设计探索）。

同时可结合新思科技其他丰富的配套的EDA工具，在兼容性和内部协同性上更为出色，极大简化了ASIP的设计流程，缩短了设计周期。如果是采用多个未全面整合的工具，那么就意味着需要在工具间进行某一设计版本移植，而这是引发错误的一个主要原因。而要解决发现的问题，通常需要与两个或两个以上的不同的工具供应商沟通获得技术支持，因此找出错误也将耗费大量的时间。

ASIP Designer明显降低了就新设计项目采用ASIP所面临的障碍。无需聘请仿真器、调试器或编译器专家就可以获得专业的技术支持，可以帮助设计团队提高生产力和缩短上市时间。借助ASIP Designer，设计团队可以：用ASIP替换固定功能硬件实现，进而避免设计和验证复杂且不灵活的状态；设计其自己专为特定算法量身定制的专用DSP，如图像处理、基带处理和音频处理；为高价值和差异化设计区块（如AI、第1层通信、矩阵运算）创建针对特定域的灵活加速器。

如何助力“自主可控”

正如前面所介绍的，目前开源的RSIC-V架构备受国内厂商的追捧，因为其是开源的指令集架构，因此，国内厂商可以基于RSIC-V架构来设计具有自主知识产权的自主可控的芯片。

ASIP Designer就非常适合RISC-V的设计，因为其内核非常的精简，并且是开源的，所以对于很多算法厂商来说，或许可以将ASIP designer自带的开源RISC-V例子的代码输入ASIP Designer即可得到仿真模型和软件工具链，再结合自己的特定算法进行仿真迭代，可以非常容易的得到一个与自身特定算法非常契合的具有自主知识产权的特定RISC-V处理器内核。

据新思科技透露，目前已经有很多的RISC-V厂商对于ASIP Designer非常的感兴趣。

在人工智能、边缘计算的大趋势之下，越来越多的算法厂商开始打造更为适合自己需求的，更具能效的自主可控的专用型芯片，用以替代传统的通用型处理器 。另外，除了RISC-V核，通过前面的介绍，我们也能发现很多DSP、加速器和AI Accelerator也都可以用ASIP来实现，而ASIP Designer则可快速、高效的加速这一设计过程。

编辑：芯智讯-浪客剑

相关文章

行业交流、合作请加微信：icsmart01
芯智讯官方交流群：221807116