【技术分享】DC-DC开关电源实战经验分享之效率优化
前面我们给大家分享了DC-DC开关电源的开关波形高频振荡产生的原因：【技术分享】DC-DC开关电源实战经验分享之开关波形高频振荡分析与改善（点击回看）
这一期为大家分享的是：DC-DC开关电源的效率优化。
BPSemi
- 效率的定义 -
DC-DC开关电源的效率是指输出功率比上输入功率，是影响整机功耗的重要指标，计算公式如下：
我们希望效率越高越好，这样整体的损耗就越低，对于笔记本电脑或者手机来说，可以获得更长的续航。一般来说，由于存在各种损耗，效率是无法达到100%的，DC-DC开关电源的损耗主要来源为：
功率器件损耗 PCB走线损耗
BPSemi
- 损耗分析 -
01
功率器件损耗
DC-DC功率器件主要是MOS管和电感，因此损耗也主要来自这两个器件。
MOS管的损耗主要包括开关损耗和导通损耗以及体二极管造成的损耗：
（1）MOS开关损耗：High Side MOS在开启和关断的过程中，出现电压和电流交叠区，如下图所示，t1~t3这段时间。因此在开启和关断的过程都会出现较大的损耗，计算公式如下：
Low Side MOS的开关过程是在dead time结束时，此时体二极管续流，因此VDS较低，通常认为是软开关。
（2）MOS导通损耗：High Side MOS和Low Side MOS在导通的时候都会存在损耗，跟MOS的导通电阻Rdson和电流有效值Irms相关：
（3）dead time损耗：这里主要是指Low Side MOS的体二极管在dead time期间续流产生的损耗以及反向恢复时产生的损耗。
体二极管存在导通压降和电流，这部分会产生损耗：
反向恢复损耗：体二极管反向恢复时，上管还处在导通过程中，VDS维持在VIN，如下图所示：
计算公式如下：
（4）电感损耗：电感损耗主要分为线圈损耗和磁芯损耗，线圈损耗是电感铜线的直流电阻造成的损耗，磁芯损耗主要是电感磁特性造成的。
线圈损耗可以用如下公式计算：
磁芯损耗跟磁芯材料强相关，很难计算，需要联系电感厂商获取。
02
PCB走线损耗
主板上的走线通过铜箔实现，因此也会存在阻抗，当电流流过时，便会产生损耗。如下图所示，输入电流路径从源端到DC-DC输入存在RPCB1和RPCB2，输出电流路径从DC-DC输出到设备存在RPCB3和RPCB4。
输入和输出路径的阻抗造成的损耗如下：
BPSemi
- 如何提高效率-
前面分析了各种损耗产生的原因，主要是功率器件和PCB阻抗，因此要降低损耗，也主要从这两个方面入手。
01
High Side MOS选型
High Side MOS的开关损耗跟开关频率和MOS的栅极电荷Qg相关，因此可以通过降低开关频率，或者选用Qg较小的MOS来减小开关损耗；而导通损耗主要跟MOS的Rdson相关，因此需要减小Rdson才能减小导通损耗。
同一系列的MOS，Qg和Rdson是两个对立的参数，Qg小的对应Rdson比较大，Rdson小的对应Qg比较大，因此需要折中。对于输入和输出压差较大的buck应用，由于占空比D较小，High Side MOS的电流有效值Irms也较小，导通损耗占比小，主要还是开关损耗，因此High Side MOS优先选择Qg较小的型号。
02
Low Side MOS选型
Low Side MOS的主要损耗就是导通损耗，因此更小的Rdson可有效降低损耗。
03
MOS封装
Rdson不仅跟MOS的芯片设计相关，跟封装也有较大的关系，如下图所示：
（1）传统打线方式的MOS，金属线上存在较大的寄生电阻，并且两颗MOS在PCB上也会引入寄生电阻。
（2）Dual-NMOS则是将两颗MOS放在同一个封装内，通过一大块铜箔相连，大幅减小了打线引起的寄生电阻。
（3）Single-die的DrMOS或者converter，将MOS和驱动电路或控制电路都做在同一颗芯片上，这样就可以将寄生电阻做到最小。
因此，想要获得更高的效率，推荐采用single-die的DrMOS或者converter。晶丰明源提供的功率级方案（DrMOS，converter）都是single-die的设计，可以获得更高的效率。
04
Low Side MOS 并联肖特基二极管
通过前面的分析我们可以得知，在dead time这段时间，Low Side MOS的体二极管导通造成损耗，这个部分跟开关频率和二极管导通压降成正比，因此可以降低开关频率或者采用dead time更小的MOS驱动芯片，或者外部并联肖特基二极管，减小VSD。
另外，在High Side MOS开启的时候，体二极管反向恢复造成损耗，也可以通过并联肖特基二极管的方式来减小（肖特基二极管反向恢复更快，造成的Qrr更小）。
05
电感选型
电感的损耗主要是线圈损耗和磁芯损耗，在磁芯材料相同的情况下，可选用DCR较小的电感，减小线圈损耗。
06
减小PCB走线损耗
可通过增大铜箔的横截面积和优化DC-DC模块的摆放位置来减小PCB走线的寄生电阻产生的损耗。
（1）在走线距离不变的情况下，减小PCB走线的寄生电阻，可以通过增大铜箔的横截面积来实现，主要是增加铜箔的宽度和厚度。
（2）PCB空间限制，铜箔不能无限制增加宽度和厚度，此时可以优化DC-DC模块的位置来减小损耗。
主要分为两种情况：DC-DC输出只给一个device供电；DC-DC输出同时给多个device供电。
PCB整体损耗如下：
在两种极限情况下：（1）DC-DC无限靠近device，RPCB_total=RPCB_IN；（2）DC-DC无限靠近输入端，RPCB_total=RPCB_OUT；功耗分别为PLOSS(PCB)_1 =I²IN X RPCB_total和PLOSS(PCB)_2 =I²OUT X RPCB_total；由于IOUT＞IIN，第一种情况功耗明显小于第二种。因此，只有一个device的情况下，DC-DC模块应靠近device摆放。
对于单个DC-DC模块给多个device供电的情况（例如3.3V，5V电源），需要将DC-DC模块靠近电流最大的device摆放。
07
DC-DC工作模式
DC-DC有两种工作模式：不连续导通模式（DCM）和连续导通模式（CCM）。一般来说，到重载下都会进入CCM，轻载下有的IC是工作在DCM，有的IC工作在FCCM（Force CCM）。
FCCM在电感电流到0后，下管仍然保持导通状态，会出现负电流，这部分能量消耗在下管上面，对输出没有贡献，导致效率低。DCM则是电感电流到0后，下管关断，不会有额外的能量损失，效率较高。
如下是我司一颗converter产品，分别设置DCM和FCCM的效率对比，可以看到轻载下DCM的效率要高很多，重载都是处于CCM，没有差异。
08
多相切换
除了前面介绍的效率优化手段，还有一种比较特殊的应用：多相DC-DC，一般用于CPU、GPU等主芯片的核心供电。
多相DC-DC的特点在于工作相数的选择。如果无论负载电流多大，都全相工作，轻载下就会造成额外的开关损耗，因此需要根据负载电流来调节工作的相数，以便达到最优的效率曲线。
单相的效率曲线一般如下所示，轻载时随着电流增大，效率升高，到峰值后出现转折，随着电流增大，效率降低。
因此，对于多相应用，需要在效率较高的区间内增加相数，以维持整体效率曲线处于较高的位置，如下图蓝色实线所示。
相数切换的方式一般有两种：主芯片发命令或信号给电源控制器；电源控制器根据负载电流自动切换。
晶丰明源的数字控制器支持自动切相功能：
如下图所示，电源控制器根据负载电流自动增加或减少相数，可以通过寄存器设定切换的电流阈值和迟滞。
BPSemi
- 总结-
MOS参数优化，上管选择Qg更小的型号，下管选择Rdson小的型号 选用集成MOS方案，最好是single die的DrMOS或converter 下管并联肖特基二极管 减小电感DCR 增加PCB走线的铜箔宽度和厚度 对于buck应用，DC-DC模块靠近device端摆放 DC-DC轻载设置为DCM模式 合理选择多相控制器增加或减少相数的阈值
晶丰明源DCDC，超过100位行业顶尖精英的强大团队，构建研发、运营、销售的完整产业链条，拥有数字控制IP、大电流设计IP、BCD工艺、封装等核心技术。高标准可靠性实验室，具备高温老化、高加速应力、温度循环等多种可靠性鉴定和可靠性监控能力，每一款量产产品，都经过严苛的测试，确保产品的稳定可靠。我们志在追赶国际巨头的技术优势，跻身计算电源的重磅玩家。
BPSemi
-晶丰明源-
上海晶丰明源半导体股份有限公司成立于2008年，是国内首家科创板上市的电源管理类芯片设计公司（股票代码：688368），总部位于上海，在上海、杭州、成都和深圳设有研发中心，在苏州、厦门、中山、青岛等地设有销售和技术支持中心。
近年来晶丰明源大力拓展业务，全面布局中高端芯片市场，公司坚持“创芯助力智造，用心成就伙伴”的使命，为行业发展而拼搏，为国家强盛而立志，在晶丰明源领先领域推动行业进步，在中国落后的关键领域，迎难而上，努力追赶，铸就时代芯梦想。
DCDC 精彩回顾
（点击下方标题即可跳转文章）
▼