Nano Res.[半导体]│国家纳米科学中心刘前课题组:仅需单原子开关的全忆阻器逻辑电路
背景介绍
忆阻器作为非易失性的两端存储器件,同时具有存储和处理数据的能力,基于此的近存、存内运算有效的解决了冯诺依曼计算架构下数据搬运的短板。目前,传统的金属/绝缘体/金属(MIM)忆阻器已经有了成熟的制备流程和稳定的性能并于各个领域逐渐被应用,但作为逻辑器件其能耗、开关速度、器件尺寸、电压损耗等方面仍有不足,存在很大的改进空间。自2018年首次发现单原子层忆阻器起,由于其优异的忆阻特性,很快在射频开关,6G通信等领域出现了许多应用,同时其优势和构建逻辑器件的需求也十分符合。但是由于单原子层忆阻器制备难、一致性较差等问题,需要多个器件协同构建的逻辑门以及神经网络等忆阻器优势领域还未有实现和报道。
成果简介
在这项工作中,作者通过能带结构和电子传输特性从理论上研究了 MoS2 原子电阻器的机理,揭示了其单原子迁移的阻变机理,为实验提供了理论支持。基于此,作者对比了机械剥离和化学气相沉积制备的不同单层MoS2材料的缺陷分布,通过调控沉积的实验参数获得了优选的缺陷浓度,制备了高性能的原子电阻器(开关比 ~105,操作电压 ~1.3 V)。根据忆阻器比例逻辑电路的结构,作者利用制造的MoS2原子电阻器首次实现了全单原子层忆阻器逻辑门。经测试,制备的逻辑门表现出出色的逻辑计算能力。作者进一步根据实验结果,构建了此逻辑门的SPICE模型,从工程层面上对此逻辑单元在复合逻辑电路中的表现进行了评估。全单原子层忆阻器逻辑门采用了忆阻器经典的cross-bar结构,在字线和位线方向上分别并联了多个逻辑单元,展示出了逻辑信号的并行处理能力。同时,这种结构完全兼容二值神经网络(BNN)的应用,作者通过离线学习的方式对原子忆阻器阵列在BNN的应用进行了演示和评估。实验表明基于比例逻辑电路的单原子层忆阻器阵列在多种逻辑运算的应用场景中都具有很强的适用性和性能。
图文导读
图1 单原子层忆阻器件的原理与性能
图2全单原子层忆阻器逻辑门与其在复合逻辑电路和二值神经网络中的应用。
作者简介
文章信息
S. Wang, Z. Zhou, F. Yang, et al. All-atomristor logic gates. Nano Research. https://doi.org/10.1007/s12274-022-5042-7.
识别二维码或点击左下角“阅读原文”可访问全文
关注B站、视频号、官网,获取更多精彩!
B站
视频号
官网