在超净间中制造超导量子处理器

量子计算已经成为过去十年最热门的研究领域之一，从创造量子算法到发展硬件设备，研究人员在这个新计算机堆栈的所有层上都付出了很多努力。最近，硬件设备的发展遭遇瓶颈，量子比特数量的增长变得困难，而且样本也很难大规模复制。在这篇文章中，我们将讨论制造超导量子处理器的方法和困难。

量子计算机芯片是一种集成电路。集成电路产业和所有相关产业，例如微型系统/ MEMS，太阳能电池，平板显示器和光电，都依赖于精密加工技术。在晶片平面内，采用精密加工技术制造的结构的典型尺寸约为1μm（范围从0.1μm到100μm），而垂直维度从原子层厚度(0.1 nm)到几百微米，典型值在10 nm和1μm之间。

Fig 1.1Comparison of scales

纳米技术是精密加工技术的延伸产物。其中一些工具仍然相同，例如电子束光刻机，它们是在纳米技术一词被创造出之前就用来设计纳米级结构的。此外，其中某些研究方法也需基于扫描探针设备，例如原子力显微镜（AFM），这是用于微结构表征的重要工具。低至原子层厚度的薄膜在精密加工领域沉积了数十年。纳米技术人员已经引进了新型的镀膜方法，如自组装单层膜(SAMs)，其中一些技术目前正在由已建立的精密加工团队进行研究，作为继续缩小微结构的工具。

Figure 1.2:All the involved micro technology fields

微米级的结构很容易被周围的粒子破坏。此外，光刻是精细的，并且容易被环境中的机械振动或温度和湿度的波动而破坏。因此，微细加工是在严格控制的条件下进行的，以达到所需的颗粒纯度。此外，环境温度、湿度和振动都受到严格控制。最初，无尘室是解决颗粒污染的一种方法。后来，温度和湿度的波动也被认为是对光刻有害的，为了提高光刻的可重复性，对温度和湿度波动的控制被添加到洁净室设备中。多年来，洁净室还增加了其他功能，现代洁净室是一套设施系统，确保在非常稳定的环境条件下进行无污染处理。

有几种方法可以确保此类条件。在图1.3中，显示了两种洁净室设计：要么可以在本地放置高效过滤器（右），要么100％覆盖（左），以提供更高的洁净度和层流（单向）气流。

洁净室环境，工艺气体，去离子水和湿化学药品中的粒度分布都具有相同的基本特征：如果将检测阈值大小减半，则可检测到四到八倍的颗粒。因此，如果最小线宽减半，则作为潜在杀手的粒子数量将增加四到八倍。

晶圆片在加工过程中会得到清洁：每个晶圆片在制造过程中都会使用数百升超纯水（去离子水，DIW）。这是粒子清洁的动态部分，而被动部分则来自用于洁净室墙壁，地板和天花板的材料，其中还包括密封剂和油漆，加工设备，晶圆储存盒和所有相关工具等。

Figure 1.3:(Left) high-efficiency filter and (right) high-efficiency air filter cleanroomdesign

我们从计算机行业了解到，微芯片的制造是一个脆弱而复杂的过程。而且即使在显微处理过程中格外小心以确保清洁度，某些设备也会始终存在缺陷。实际上，随着处理步骤数量的增加，产量成指数下降，为Y = Y_o ^ n，其中Yo是单个处理步骤的产量，n是处理步骤的数量。假设每个单独的流程步骤有99%的收益率。例如，使用100个处理步骤(就像64 kbit内存芯片的情况一样)，总体的样本产量将为37%。然而，对于一个500步的过程(16 Mbit内存芯片的代表)，相同的99%的收益率将导致总收益率小于1%。由于拥有更大内存的芯片需要超过500个处理步骤，很明显，99%的单个步骤产量对于现代内存制造来说是不够的。

芯片设计还会影响整个面积的成品率，Y = exp（-DA），其中A是芯片的面积，D是缺陷密度。如您所见，制造小芯片比制造大芯片容易得多。缺陷密度产率由随机和系统两大部分组成。随机缺陷的例子有:保护膜上的针孔、晶圆片上的颗粒粘附、金属线的腐蚀等等。系统的缺陷来自于设备和操作人员的故障、原始材料中的杂质、设计错误(两个特征被放置得如此之近以至于它们会在无意中接触到)，或者化学物质中的杂质不允许足够低的泄漏电流。

谷歌量子芯片 图片来源：Google

在研究了微纳米制造的一些基本原理之后，我们可以进一步研究与量子计算机制造相关的特定问题。人们认识到量子计算机所能提供的强大能力，这激发了人们对制造量子计算机的探索。制造这样的设备需要原子尺度的操作和每一步的仔细处理，直到设备最终组装完成。换句话说，为了拥有最好、最干净的无有机物的量子处理器设备，人们在无尘室里花费了大量的工作时间。

正常的制造过程通常从基片材料开始，而基材在大多数情况下是硅（也可以使用其他基材，如钻石，蓝宝石）。

选取哪种特性的基片，取决于所制造的量子处理器类型。这些特性通常包括，晶向，材料电阻率，基片厚度等。

定义结构的图案化工艺（例如在我们涉及诸如CPW（共面波导），通量线，谐振器，晶体管，约瑟夫森结等结构的量子处理器的情况下）通常以两个步骤完成：光刻胶膜的光刻图案化（正或负），然后用作蚀刻或修改基础材料的掩模（图1.4）。

光掩模定义了感光膜（光刻胶）将被曝光的区域。然后，该光刻胶将用作后续步骤的掩模。在此步骤之前，根据设备的最终用途，可以引入清洁步骤，然后沉积其他金属基材（图1.5），通常用于保护或增强最终设备的性能。

Figure 1.4:(a) SiO2 deposition; (b) photoresist application, (c) UV exposure using aphotomask, (d) development of resist image, (e) etching of oxide and (f)photoresist removal

在显示出图案之后，使用氧等离子体工艺或有机溶液剥离抗蚀剂。在此步骤中，保留基底样式已成为该领域的主要重点之一，因为本征损耗会严重缩短相干时间T1。在此，T1通常用来衡量代表量子位的量子状态保持相干的时间。较长的时间是可取的，因为这将给定更多的时间来完成量子运算或在给定的算法中进行更多的运算。保持清洁的基材-金属界面可能很困难，因为通常会使用粗糙的处理来获得无残留的表面。

Figure 1.5:Example of deposited films on a substrate

这些工艺之一是在半导体工业中广泛使用的常规清洗技术，例如RCA-1，RCA-2，食人鱼湿法蚀刻或其他比例的其他化学药品，通常取决于用于基底的金属类型像铝（Al），氮化钛（TiN）和铌（Nb）一样的图案。对于这一领域的研究/工艺工程师而言，这一直是一场艰苦的努力，因为纳米结构的图案在这种情况下极为敏感，这很容易导致灾难性的故障，例如过度蚀刻，在器件不需要的区域重新沉积或使金属膜从基板上分层（图1.6）。

Fig 1.6:Examples of delamination of a thin film after over etching

总而言之，目前量子计算硬件制造所面临的挑战实质上是从小规模，学术驱动的现状过渡到工业上可行的突破。目前的研究目标是实现一种类似于半导体集成电路的可扩展性公式。半导体集成电路在60年的时间里从屈指可数的几个晶体管发展到封装几十亿个晶体管。全球各地每天都在测试半导体工业等其他领域已经使用的新技术或方法的组合，以提高量子位接口的质量以及量子处理器的可扩展性。

我们的任务是突破纳米制造的极限，并发明新的方法来避免诸如颗粒堆积之类的问题，并实现对每个制造过程的高精度控制。

超导量子芯片是基于对超导约瑟夫森结构进行改造，构造出超导量子比特，并通过“量子数据总线”来实现6个超导量子比特的任意两两相互耦合。利用精确设计的脉冲序列，可以实现高保真度的量子逻辑门操作，进而能够设计并演示量子算法。

本源量子在超导量子处理器研发领域拥有深厚的研发积淀，自主研发的第一代超导六比特量子芯片—夸父，具备高达99.7%的单量子逻辑门保真度，与当前国际同类水平（99.94%）仅有一步之遥。

作者简介：Christos Zachariadis，a nanofabrication engineer at Leo DiCarlo’s group.

图文来源：Bits of Quantum，A blog by QuTech；转载侵删

原文链接：http://suo.im/6s29tg

延伸阅读