关注+星标公众号，不错过精彩内容
编排 | strongerHuang
微信公众号 | 嵌入式专栏
抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。
今天给大家汇总了一些电路抗干扰设计原则，希望能在知识层面给到大家一些帮助。
2） 尽量加宽电源线；
3） 保证电源线、底线走向和数据传输方向一致；
4） 使用抗干扰元器件；
5） 电源入口添加去耦电容（10~100uf）。
1） 模拟地和数字地分开；
2） 尽量采用单点接地；
3） 尽量加宽地线；
4） 将敏感电路连接到稳定的接地参考源；
5） 对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开；
6） 尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积。1） 不要有过长的平行信号线；
2） 保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件；
3） 元器件应围绕器件进行配置，尽量减少引线长度；
4） 对pcb板进行分区布局；
5） 考虑pcb板在机箱中的位置和方向；
6） 缩短高频元器件之间的引线。1） 每10个集成电路要增加一片充放电电容（10uf）；
2） 引线式电容用于低频，贴片式电容用于高频；
3） 每个集成芯片要布置一个0.1uf的陶瓷电容；
4） 对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容；
5） 电容之间不要共用过孔；
6） 去耦电容引线不能太长。1） 尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）；
2） 用串联电阻的方法来降低电路信号边沿的跳变速率；
3） 石英晶振外壳要接地；
4） 闲置不用的们电路不要悬空；
5） 时钟垂直于IO线时干扰小；
6） 尽量让时钟周围电动势趋于零；
7） IO驱动电路尽量靠近pcb的边缘；
8） 任何信号不要形成回路；
9） 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略；
10） 通常功率线、交流线尽量在和信号线不同的板子上。1）CMOS的未使用引脚要通过电阻接地或电源；
2）用RC电路来吸收继电器等原件的放电电流；
3）总线上加10k左右上拉电阻有助于抗干扰；
4）采用全译码有更好的抗干扰性；
5）元器件不用引脚通过10k电阻接电源；
6）总线尽量短，尽量保持一样长度；
7）两层之间的布线尽量垂直；
8）发热元器件避开敏感元件；
9）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）；
10）要有良好的地层线，应当尽量从正面走线，反面用作地层线；
11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等；
12）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器；
13）除了地线，能用细线的不要用粗线。1）一般宽度不宜小于0.2.mm（8mil）；
2）在高密度高精度的pcb上，间距和线宽一般0.3mm（12mil）；
3）当铜箔的厚度在50um左右时，导线宽度1——1.5mm（60mil） = 2A；
4）公共地一般80mil,对于有微处理器的应用更要注意。首先，大家要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。
在确定PCB尺寸后，再确定特殊元件的位置。根据电路的功能单元，对电路的全部元器件进行布局。
a. 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
b. 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
c. 重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。
d. 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则：
a. 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
b. 以每个功能电路的元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上。尽量减少和缩短各元器件之间的引线和连接。
c. 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观。而且装焊容易。易于批量生产。
d. 位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时。应考虑电路板所受的机械强度。a. 输入输出端用的导线应尽量避免相邻平行。加线间地线，以免发生反馈藕合。
b. 印制摄导线的宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为 1 —— 15mm 时。通过 2A的电流，温度不会高于3℃，因此。导线宽度为1.5mm可满足要求。
对于集成电路，尤其是数字电路，通常选0.02——0.3mm导线宽度。当然，只要允许，还是尽可能用宽线。尤其是电源线和地线。导线的间距主要由坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5——8mm。
c.印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔。否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，用栅格状。这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于（d+1.2）mm，其中d为引线孔径。对高密度的数字电路，焊盘直径可取（d+1.0）mm。印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
a. 数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
b. 接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2——3mm以上。
c. 接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
a. 电源输入端跨接10——100uf的电解电容器。如有可能，接100uF以上的更好。
b. 原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4——8个芯片布置一个1 —— 10pF的但电容。
c. 对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
d.电容引线不能太长，尤其是高频旁路电容不能有引线。
免责声明：本文素材来源网络，版权归原作者所有。如涉及作品版权问题，请与我联系删除。
------------ END ------------
后台回复『PCB设计』『元器件』阅读更多相关文章。
欢迎关注我的公众号，回复“加群”按规则加入技术交流群，回复“1024”查看更多内容。
点击“阅读原文”查看更多分享，欢迎点分享、收藏、点赞、在看。