NIL光刻的现在和未来
1
介绍
压印光刻技术是一种众所周知的复制纳米尺度特征的有效技术。纳米压印光刻(NIL)制造设备采用了一种模版技术，该技术涉及通过喷射技术在基底上沉积的低粘度抗蚀剂的逐场沉积和曝光。将有图案的掩模放入液体中，然后液体通过毛细作用（capillary action）迅速流入掩模中的浮雕图案。在这一填充步骤之后，在紫外线辐射下交联抗蚀剂，然后去除掩模，在基底上留下有图案的抗蚀剂。与光刻设备所产生的图案相比，该技术逼真地再现了更高的分辨率和更大的均匀性。此外，由于这种技术不需要宽直径透镜阵列和高级光刻设备所需的昂贵光源，NIL设备实现了更简单、更紧凑的设计，允许多个单元聚集在一起以提高生产率。
先前的研究表明，空值分辨率优于10nm，使得该技术适用于用一个掩模打印几代关键内存电平。此外，只有在必要的地方才使用电阻，从而消除材料浪费。考虑到在压印系统中没有复杂的光学器件，当结合简单的单级加工和零浪费时，工具成本的降低导致了一个成本模型，对半导体存储应用非常有吸引力。
任何要引入制造业的新光刻技术都必须具有性能优势或成本优势。关键技术属性包括对齐、覆盖和吞吐量。在以前的论文中，已经报道了测试晶圆的覆盖和吞吐量结果。2018年，Hiura等人使用FPA-1200 NZ2C四站集群工具报告了3.4 nm的混合匹配覆盖层(MMO)和2.5nm的单机覆盖层(SMO)。这些结果是通过将放大执行器系统与高阶失真校正(HODC)系统相结合实现的，从而实现了高达K30的高阶失真项校正。
在这篇综述论文中，我们触及了可以用零数据处理的市场，并描述了进一步提高零数据处理性能的努力。此外，我们还描述了最近开发用于解决边缘放置错误的模式转移过程的努力。
最后，我们将介绍佳能在发展可持续未来方面所做的努力，以及如何应用新方法来减少浪费，实现对环境友好的解决方案。
2
纳米压印光刻(NIL)的应用及市场
与半导体器件的其他制模方法不同，NIL有可能影响其他市场，如图1所示。除了存储和逻辑之外，覆盖的器件空间还包括CMOS图像传感器、衍射光学元件和元光学元件(MOEs)。本文讨论了动态随机存储器（DRAM）、逻辑（logic）和元光学元件(MOEs)。本文的这一部分还包括了关于如何解决缺陷以及机器学习如何推动NIL性能的更新。
图1、NIL的潜在应用空间。
a.DRAM
最近的工作集中在开发NIL的高级内存应用程序，如DRAM和存储类内存。DRAM存储器具有挑战性，因为DRAM的发展路线图要求持续扩展，最终达到14nm甚至更高的半节距（pitches）。对于DRAM，在某些关键层上的覆盖比NAND Flash紧密得多，误差预算为最小半间距的15-20%。对于14nm，这意味着2.1-2.8nm。设备路线图，其中包括DRAM覆盖要求如图2所示。DRAM设备的设计也具有挑战性，layout并不总是有利于像SADP和SAQP这样的节距划分方法。这使得直接打印过程，如NIL是一个有吸引力的解决方案。
Figure 2.NIL Roadmap for advanced semiconductor devices
近年来，为了生产高产量的设备，设备制造商需要考虑的不仅仅是覆盖误差，几年前，边缘放置误差的概念被引入。边缘放置误差(EPE)是指电路布局的预期特征与印刷特征之间的差异。例如，考虑设备中的一条线，它必须精确放置，以便触点能正确地落在这条线上。偏差或误差导致不对中，进而影响器件的成品率。虽然概念上很简单，但由于需要复杂的多重模式方案，EPE贡献者的数量显著增加。图3a显示了一个简单的单线和通径的EPE示例。Mulkens等人提出了同时需要ArF浸泡和EUV暴露的情况下的EPE预算(图3b)[11,12]。EPE预算被分为四类:光学接近校正(OPC)、覆盖精度、GCDU和LCDU。除了OPC之外，每个分类都有不同的预算。例如，LCDU包括源和掩模优化，扫描仪光学和动力学，以及电阻和过程控制。
图3. a)线路和通径的EPE示意图b) EPE预算细目
对于NIL，使用单一曝光步骤，术语变得更加简化如下:
OPC条款:无需OPC
叠加精度:单一图案的应用为无重叠提供了更多的预算
LCDU:良好的局部CDU由压印掩模CDU和降低的线宽粗糙度驱动
GCDU:严格的GCDU要求晶片内和晶片间的CD
基于此模型，DRAM活动层(AA)到存储节点接触点(SNC)情况下的总NIL EPE可表示为:
为了解决EPE问题，NIL必须减少覆盖误差，并开发模式转移方法，以最小化线宽粗糙度和优化临界尺寸均匀性。
为了在纳米压印系统中解决覆盖问题，有许多因素需要考虑，其中一些与光刻工具所要求的有很大的不同。在光刻中，高阶补偿是通过在曝光过程中操纵镜头和感光台来实现的。纳米压印需要一种不同的方法。结合两种技术可以实现空值的高阶失真校正。
一种是使用放大致动器，它通过一组压电致动器施加力。
其次是热输入，它由一个DMD提供，以纠正一个又一个场的失真。
HODC方法在过去已经被提出，最近附加的修正方法已经被应用，以驱动交叉匹配机覆盖(XMMO)到ArF浸没扫描仪到2nm。其他条款包括:
跌落模式补偿
印力
压印尖/倾斜控制
精致的掩膜
圆片区卡盘气动
关于这些校正方法的细节可在参考文献14 - 16中找到。图4图解地说明了用于NIL的各种调优旋钮。
图4.要解决覆盖问题，需要考虑许多因素。一般来说，这个过程可以分为两类:对准和失真。
在图5中，我们展示了最新的XMMO结果。NIL与ArF浸入式光刻机匹配，报告结果显示了所有电场的测量结果，每个电场有322个位置。全场XMMO在2nm均值+3 σ的量级上，全电场和部分电场结果略高，x值和y值分别为2.30nm和2.21nm。最近的改进主要集中在局部电场上，包括设计用于提高覆盖率收敛时间的方法，如图6所示。
图5.全电场和局部电场NIL值交叉匹配叠加
该示例中，在TTM标记中心放置用于对准的控制点或兴趣点，从而加速对准收敛并减少部分电场中的重叠误差。在本例中，Y方向上的对准误差从2.20nm减少到1.79nm，3σ，而其他正在开发的方法包括一种新的最终压印力和倾斜控制系统，该系统可以更精确控制压印力和倾斜。
图6.对准控制点(POI)的影响
NIL图案转移工艺包括三个单独的蚀刻步骤，从抗蚀剂剥离(残余层蚀刻)开始，然后是SiARC的蚀刻和旋涂式碳膜（图7）。在TEL的初步研究中，将TEL开发的准原子层蚀刻工艺应用于SiARC层，q-ALE过程描述如右图所示，通过碳氟化合物吸附和Ar离子交替轰击的办法来实现逐层蚀刻。
图7：图案转移技术至关重要，集成方案需要满足关键尺寸的均匀性规范。与其他先进光刻方法一样，NIL使用三层抗蚀剂。
第一次蚀刻研究的结果显示了19nm和32nm半间距线和间距（图8）。
图8.采用三步蚀刻工艺对19nm和32nm半间距线进行图案化转移。该工艺采用TEL开发的aquasi-ALD法。
对于NIL，可以通过改变晶圆上的残余层厚度(RLT)来调整刻蚀后的CD，也可以在蚀刻后调整最终CD，因为在一个电场内以及从一个电场到另一个电场喷射的抗蚀剂体积，可以通过皮升的精度精准控制，所以可以实现上述工艺。一般来说，较薄的RLT在蚀刻后会导致较小的临界尺寸，如图9a所示。校正量是蚀刻工艺的函数，图9b中显示出了三个示例。注意随着蚀刻条件的变化，斜率也会发生变化，因此可以进行1到3nm量级的调整。
图案转移过程也可用于管理线宽粗糙度（LWR），图9显示了一个示例。在NIL曝光和图案转移到19nm半间距特征后，使用日立CG6300扫描电子显微镜测量LWR，特征图像和产生的无偏LWR，如图10所示。请注意，在图案转移后LWR降低至2.6nm，这种类型的降低也可以在其他LWR研究中观察到。最后，我们注意到，CD也可以根据NIL曝光剂量调整到较小的程度。感兴趣的读者可以参考Ogusu等人在本论文集中关于边缘放置误差的论文。
b．逻辑
第二个令人感兴趣的市场是逻辑领域。2021年，佳能与日本其他主要半导体制造设备公司一起，申请了新能源和工业技术发展组织（NEDO）发起的“Post-SG信息和通信系统增强基础设施”研发项目，内容是逻辑设备的扩展小型化。该方案已获得批准，主题为2nm节点后逻辑器件的扩展。该计划包括使用美国国家先进工业科学与技术研究所(AIST)的共享试验线，实现和验证纳米制造晶圆。NEDO项目组织的示意图如图11所示。
图11 NEDO制造开发计划示意图
研发工作将以下图所示的纳米片器件为目标，在这个项目中，佳能将为BEOL开发12nm半间距及以下的NIL技术。
图12.纳米片器件的发展目标
c. 光学元件(MOEs)
光学元件(MOEs)是一种有图案的超表面，潜在用途是相机、手机，以及其他依赖聚光透镜来形成图像的设备中使用的光学元件。随着超表面的引入，有望缩小透镜并消除过去的限制。超表面通常指超材料的二维对应物，可以是结构化的，也可以是非结构化的，在水平维度上具有亚波长级别的图案。
因为超构透镜是平面结构,具备超薄特征，所以不会产生色差——它们是“消色差透镜”——因为所有波长的光几乎同时通过。它们的优势还包括可调色散——与具有固定色散的玻璃或其他传统材料相比，能够控制光的颜色如何分散。感兴趣的波长包括了红外和UV/Vis光谱。
在右图所示的示例中，注意元素特征大小和方向的变化。光学元件的早期工作主要依赖于电子束写入，虽然对原型设计很有吸引力，但不适用于生产。NIL是光学元件生产图案化的一个强有力选择，因为与该技术相关的图案化限制很少。
d.缺陷管理
所有设备的共同主题是缺陷和缺陷管理。每种设备类型都有自己的需求，这决定了管理各种缺陷源的策略和实践。逻辑器件有最严格的要求，而DRAM相对于逻辑来说趋于宽松。金属氧化物半导体更像是一种平均器件，所需的缺陷水平不像最先进的半导体电路那样严格。
已经发表了几篇关于减少零缺陷源的方法的论文。最近的工作着眼于原位粒子清洁和粒子检测。晶片颗粒检测(WPC)系统对空白晶片的灵敏度约为200纳米，并通过与KLA-腾科SP3工具的比较得到了证实，如图14所示。该工具将被用作避免在复制掩模上获得任何重复缺陷的手段使用。
图14：晶圆颗粒检测(WPC)系统灵敏度
e. NIL的人工智能和机器学习
最后，佳能正在应用机器学习和AI技术进一步提高系统性能，提高生产力，并实现更自主的控制，以实现系统的快速升级。该系统软件被称为“光刻Plus”或Liplus。图15显示了如何将此应用于NIL的示例。在这个例子中，我们开发了机器学习模型，从自动掉落配方中检查潜在的缺陷点，这样掉落模式就可以快速地进行微调并反馈到工具日志中，从而产生更有效的掉落模式。Liplus可以应用的其他领域包括对准优化、抗喷射和减振。
图15：Liplus能够快速优化NIL流程和性能。在本例中，使用机器学习算法检测掉落配方缺陷，然后快速生成优化配方。
3
可持续发展目标
最后，我们将讨论佳能在发展可持续发展和解决全球问题方面如何努力，以改善人类。这导致了“如图16所示的目标列表”，其中包含了诸如负担得起的清洁能源、负责任的消费和生产以及创新和工业基础设施等主题。
图16：可持续发展目标
这些指导原则适用于NIL技术，如图17所示。NIL工具的开发是为了最大限度地降低功耗和防止浪费。通过将抗蚀剂直接喷射到晶片上的步进器区域上来最小化抗蚀剂的使用，该抗蚀剂的体积与填充压印掩模上的浮雕图像所需的体积相当，同时在形成的抗蚀剂图案正下方有薄的残留底层。
图17：NIL工具和过程设计得更环保，能够解决更多样化的应用空间
在功耗方面，NIL利用简单的单步模式过程结合较低的功率暴露源来降低功耗，无论如图18a和18b所示的设备节点是什么。
图18：a) BEOL制造和b)全芯片制造的功耗比较。
作为最后一个例子，我们考虑喷射后的抗蚀剂填充过程，该过程需要去除存在的任何气体，以完成液滴凝聚和特征填充步骤。氦气一直被使用，因为它很容易扩散到熔融二氧化硅掩膜。然而，目前世界正面临氦气短缺。作为一个例子，图19显示了美国过去70年的生产和储存情况，两者的近期趋势都很明显。
图19所示：1940-2014年美国氦的生产和储存
为了对抗这种趋势，我们最近研究了氮和氦等替代气体。气体渗透性本质上是溶解度系数和扩散系数的乘积。有了合适的材料，就有可能更有效地去除二氧化碳。如图20所示，其中电阻填充时间被模拟为底层碳(SOC)薄膜上自旋厚度的函数。为了实现更快的填充，需要最小的SOC厚度。需要进一步的实验研究来了解这一机制，但现在已经有了一个路线图，以减少或消除氦气的使用。
图20：对三种不同气体:氦、氮和二氧化碳的阻填时间作为自旋对碳厚度的函数的模拟。在薄碳层存在的情况下，CO2被观察到优于氦基线过程。
4
结论
压印光刻技术是一种众所周知的复制纳米尺度特征的有效技术。纳米压印(NIL)制造设备采用了一种模版技术，包括通过喷射技术在基底上沉积低粘度抗蚀剂的逐场沉积和曝光。
先前的研究表明，空值分辨率优于10nm，使得该技术适用于用一个掩模打印几代关键内存电平。此外，只有在必要的地方才使用电阻，从而消除材料浪费。考虑到在压印系统中没有复杂的光学器件，当结合简单的单级加工和零浪费时，工具成本的降低导致了一个成本模型，对半导体存储应用非常有吸引力。
在这篇综述论文中，我们已经触及了可以解决的市场，包括先进的内存，逻辑和元光学元件。我们还描述了进一步提高NIL性能的努力，包括缺陷缓解和机器学习算法。此外，我们报告了最近开发模式转移过程的努力，可用于通过调整晶圆片的关键尺寸和降低线边缘粗糙度来解决边缘放置错误。
最后，我们讨论了佳能在发展可持续未来方面所做的努力，以及如何应用新方法来减少浪费，实现对环境友好的解决方案。
图13：超光学元件示例。MOE图案可以被配置为在红外或UV/Vis光谱中操作。
公众号内回复“NIL光刻”，即可下载论文原文~
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3222内容，欢迎关注。
推荐阅读
半导体行业观察
『半导体第一垂直媒体』
实时 专业 原创 深度
识别二维码，回复下方关键词，阅读更多
晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装
回复 投稿，看《如何成为“半导体行业观察”的一员 》
回复 搜索，还能轻松找到其他你感兴趣的文章！