数字后端设计工程师有多重要？

数字后端，顾名思义，它处于数字IC设计流程的后端，属于数字IC设计类岗位的一种。在IC设计中，数字后端所占的人数比重一直是最多的，而且随着芯片规模不断加大，后端工程师需要的人数将会越来越多。

一般来说，数字后端按岗位类别可以分为：逻辑综合，布局布线physical design，静态时序分析（STA），功耗分析Power analysis，物理验证physical verification等岗位。人才的需求量进一步加大，这也是现阶段数字后端工程师招聘量巨大的原因。

1、数字后端设计工程师主要干什么？

逻辑综合（Synthesis）

主要负责将RTL code转换为实际后端使用的netlist网表, 一个好的网表对布局布线的工作起到决定性作用。要尽可能做到performance, power, area的优化。尤其是现如今的一些要求高性能的设计，对综合的要求非常高。

综合质量很大一定程度上取决于综合软件的性能，业界流行的两个综合工具是Synopsys的Design Compiler和Cadence的Genus，熟练的掌握两个工具的使用方法是综合工作的一个基本条件。

布局布线（PD）

布局布线是数字后端中占比最大的工作，主要负责netlist到GDSII的转化过程，步骤包括Floorplan，Place，CTS，Optimize，Route，ECO等，确保自己负责的模块满足时序还有物理制造的要求。同时，需要协同其他工程师，及时提供他们需要的文件，比如def, spef，网表等。是数字后端中最核心的工作。

布局布线对工具的依赖程度较强，而且工具操作相对来说较为复杂。业界较为常用的是cadence的Innovus软件和Synopsys的ICC，掌握这两大工具的使用需要花费一定的时间。

静态时序分析（STA）

静态时序分析简称为STA，时序验证分析是数字后端中的重要一块内容，芯片需要满足各种corner下面的setup,hold时序要求以及其他的transition, capacitance, noise等要求。STA需要制定整个芯片的sdc约束文件，选择芯片需要signoff的corner以及全芯片的timing eco流程。是一份难度要求很高的工作。

静态时序分析通常通常需要掌握Synopsys的primetime以及cadence的tempus两大软件的使用方法。

物理验证（PV）

物理验证也是tape out前的一项重要事项。如果物理验证有错，那芯片生产就会失败。在布局布线工具中，软件只能检查到金属层上的物理违反，而真正的物理验证需要检查到器件底层（base layer）.因此，物理验证需要将金属层和底层金属合并到一起，进行全芯片的drc检查。同时，还需要做全芯片的LVS（版图与原理图一致性检查），ERC（电气规则检查）。确保芯片没有任何物理设计规则违反。

物理验证一般在mentor公司的calibre中进行，是业界标准的物理验证工具。

功耗分析（PA）

功耗分析也是芯片signoff的重要一大块，随着现在芯片的规模越来越大，功耗在芯片的中的地位也越来越高。功耗分析的两大任务是分析IR drop（电压降）和EM（电迁移）。及时将结果反馈给布局布线任务组，让他们及时修改后端设计图，解决设计中潜在的问题。

一般功耗分析使用的工具有Ansys公司的redhawk，以及cadence公司的voltus和synopsys公司的ptpx。

2、主要和谁打交道？

数字后端工程师通常都是以一个项目组作为一个团队，前面说的这些任务都会分为不同的角色。通常，一个项目中会有一名顶层工程师，一名STA工程师，一名功耗分析工程师，一名物理验证工程师以及若干名模块工程师，这些工程师需要相互合作，共同完成全芯片的RTL到GDSII的过程，同时确保没有时序以及物理验证上的违例。

数字后端工程师还需要经常与前端工程师打交道，确保网表的功能正确以及sdc的正确制定，及时将后仿文件交付给前端，让前端工程师能尽快通过仿真发现潜在的设计问题。

DFT工程师也是我们经常与要交流的，因为测试逻辑设计在现在的芯片中的比重越来越大，后端工程师需要与DFT工程师确认好测试SDC的制定，扫描链scan chain的物理走向等任务。

3、需要掌握的技能和条件。

数字后端主要以软件工具为主，需主要掌握以下软件（以cadence, synopsys,mentor公司为主）

布局布线：Innovus/Encounter, ICC2/ICC

综合：DC， Genus

物理验证：Calibre

静态时序分析：PrimeTime, Tempus

功耗分析：Redhawk, Voltus，PTPX

每种平台需要你掌握的技能不大一样，通常学会每种平台下学会一种工具即可。一个初级工程师想全部掌握这些技能也很难，如果这些工具你都会使用，就变成老司机了。

由于数字后端工程师需要跑一些自动化的任务，所以掌握必要的脚本语言也是必须的，比如掌握下面知识就显得比较重要：

          Verilog

          TCL

          Perl

          Python

所有的技术类岗位，主要看的两点就是：专业技能（skills）和项目经验（experience）。所以除了上面列的这些技能，你能实际做过一两个项目，哪怕是一些小模块的后端设计，也是很重要的，尤其是做项目过程中积攒的debug经验。

如果你是在校学生，学校里实践数字后端的机会较少，所以基本上你只要简单懂一点流程以及时序方面的内容，可能就可以找到数字后端工程师的职位了。现在在校学生通过各种渠道（比如E课网www.eecourse.com），很多同学都掌握了上面的这些技能，甚至积累了一两个项目经验。会的人多了，招聘的要求也自然高一些了。

现阶段，数字后端工程师主要还是以招聘研究生为主，本科生招得很少。不过好消息是对专业的要求并不是很苛刻，并非集成电路方向不可，只要你掌握了上面的这些技能，哪怕不相关专业，比如材料、物理、自动化、机械等专业，也是可以成功应聘。

学历本科的同学也不要气馁，有工作经验的本科生，还是可以找到数字后端工程师的职位的，而且有很多成功的例子的。毕业学校一般的同学也不要气馁，985高校毕业，肯定是有优势的，但毕竟每年毕业生不多，在现在IC行业整体缺人的大背景下，依然会招收学校排名一般的学生的；当然前提还是一样，有专业技能（skills）和项目经验（experience）。

看完这篇文章，你是否又对数字后端工程师有了比较深刻的了解了呢？

后端设计分为5个步骤，要做的事情是非常多的，因此招人也非常多，大公司里，5个步骤每个都是有专人负责的。后端设计工程师需要掌握的东西会比较多，但是不要求每一项都很精通，是一个非常不错的选择~

后端和前端一样，也是一个很早就出现的非常重要的岗位。虽然由于工作性质，它对代码的要求相对来说没前端那么高，但是各种EDA工具的使用、掌握多门脚本语言、分析报告、修错误都是其核心技能。

因此，数字后端和前端相比，并不存在谁好谁坏的问题，待遇和发展空间都是大致相同的。大家根据自己的技能基础和个人意愿去选择就好~

大家对数字后端设计工程师有什么看法？欢迎一起在评论区交流~

E课网《数字后端设计工程师就业班》本周五（5月22日）即将开课啦，4个月在线直播+项目实训，保就业！上海保底月薪12000！学完6个月没有offer还可全额退款~

课程大纲

序号	课程内容	课程周期
1	数字设计基础理论 Linux和VI编译器常用命令  数字设计流程介绍 Verilog基础实例	1周
2	逻辑综合原理 综合流程介绍 标准单元库，综合约束 综合工具的使用以及综合优化 上机实验	2周
3	基于Innovus的数字后端介绍 数据输入 Floorplan设计 电源规划设计 Placement布局 Optimize优化 Clock Tree Synthesis Route ECO 层次化设计 图形界面介绍 上机实验	4周
4	RC extraction介绍 寄生参数提取以及工具使用介绍 上机实验	1周
5	静态时序分析 时序库介绍 时序约束介绍 时序分析介绍以及报告解读 时序ECO修复 机实验	3周
6	物理验证介绍 Calibre DRC&LVS signoff 上机实验	1周
7	形式验证原理 Formality使用 上机实验	1周
8	项目介绍（各个课时都会配套对应lab练习） 项目1：ARM Cortex  M4综合以及后端实现 项目2：RISC-V处理器的综合以及后端实现	4周
9	课程及实践总结 简历指导和常见面试题解答  模拟面试	1周

上课方式

• E课网在线教育平台   

• 实时在线直播授课，寄送配套教材

• 通过VNC远程登录云服务器进行项目实训

• 互动论坛、QQ群多渠道实时答疑

开课时间

5月22日  20:30开课授课时间安排周一至周五晚上20:30-22:30，周日：9:00-18:00持续4个月

就业服务

面试笔试题详细讲解

简历打磨

模拟面试

公司内部推荐（部分公司直接安排面试）

未来职业规划

我们保证

以书面形式签署就业协议

学完6个月内不就业

全额退款

上海可保底找到12000/月的后端设计工作

课程费用

23000元学生可首付3000参加课程，剩余部分工作后六个月内付清，无利息提前报名可优惠500元前5名可优惠1000元（不与其它优惠同享）

合作名企列表

ADI，AMD, 恒玄科技，比特大陆，Cadence，思科，Freescale，国科微，格芯，华为海思，IBM, 澜起科技，NXP, 瑞芯微，TI，Synopsys，英飞凌，Micron，Xilinx，豪威科技，华夏芯，摩尔精英。

报名/试听

课程开发背景

E课网在2016年上半年开发了面向集成电路（IC）设计行业的职业技能提升培训课程，主要针对即将毕业准备求职找工作的高年级本科生、研究生，和转型IC设计的职场人士。经过近四年的积累和发展，E课网建立和健全了数字IC设计、数字验证、DFT、数字后端设计、模拟IC设计、模拟版图设计和ATE测试等高端在线就业班，每年为行业提供大量的具有IC项目实战经验，熟悉主流IC设计方法、EDA设计工具和先进半导体工艺等集成电路高技能人才。

E课网集成电路设计方向的培训课程都是源于企业级的项目实践，从2018年开始，E课网历时2年，研发了EEBox – 企业级IC设计开发平台。基于该平台，E课网的IC设计实训班、就业班、技能提升班等课程贴近企业真实的IC设计项目，同时为企业、高校和研究院所提供高端的IC设计企业内训和定制化的项目案例。

EEBox– 企业级IC设计开发平台

EEBox是由摩尔精英E课网开发的一个IC设计开发平台，提供一个适用于开发大规模IC系统的完整解决方案，整合并优化了IC系统开发过程中需要的各个组件，包括：简化EDA工具使用、完善IP管理、管理项目数据库版本、跟踪项目开发进度和追溯项目问题等工程问题。

EEBox适用于ASIC、SoC、FPGA、AI、数模混合芯片、低功耗芯片、物联网芯片、通信芯片、音视频芯片等各类数字系统项目的开发和管理，可以大幅度提高IC设计工程师团队的开发效率、降低工程师团队之间的沟通成本、减少芯片开发过程的迭代次数、提升项目数据库的管理效率、降低EDA工具的使用难度、避免项目开发过程中低级人为错误。

DSDP（Digital System DevelopmentPlatform）是由shell、perl等脚本语言编写的一套IC设计开发工具，建立了完整的CAD Flow，支持统一的IC设计前后端流程。DSDP适用于Linux操作系统，方便移植，可以帮助ASIC/SoC/FPGA/AI/IoT等IC系统设计团队等快速构建完整的大规模IC系统开发平台，具备部署时间短、使用方便的特点。

EEBox可以完成复杂SoC芯片设计流程，支持主流的IC设计工具和工艺节点，涉及SoC芯片架构、IP核集成、RTL设计、代码风格检查、模块级和系统级功能逻辑仿真、UVM验证平台框架自动生成、 UVM寄存器模型RAL自动生成、仿真回归测试及RTL代码覆盖率自动收集、数字逻辑综合、静态时序分析、DFT设计实现、形式验证、UPF低功耗设计、数字自动布局布线、版图物理参数提取、数字版图物理验证以及芯片流片的SignOff流程。

E课网(www.eecourse.com)是专业的集成电路在线教育平台，于2018年4月并入摩尔精英半导体培训事业部，致力于培养集成电路专业人才。平台以企业岗位需求为导向，提供贴合企业环境的实训平台，让培养学员符合企业需求，直接就业。E课网将提供数字集成电路设计、验证、中端、DFT、后端及模拟版图等完整的项目级培训，由具备10多年从业经验的资深工程师授课，从理论讲解到项目实战，帮助学员建立完整的知识体系并具备实战能力。