Hopper架构H100芯片采用台积电4nm工艺（N4是台积电N5工艺的优化版），芯片面积为814平方毫米（比A100小14平方毫米）。▲H100

Stitching）技术，可将4个掩模版拼接来扩大中介层的面积。在这种方法中，4个掩模被同时曝光，并在单个芯片中生成四个缝合的“边缘”。▲UltraFusion架构互连技术（单层与多层，参考专利US

导读本文由AI数据派授权发布。今年第六届清华校友三创大赛AI大数据全球总决赛在郑州举行。在开幕式暨“智创未来”科技前沿高峰论坛上，中国工程院院士、清华大学计算机科学与技术系教授郑纬民在线上分享了关于“AI