台积电3nm明年试产，将投入8000多名工程师攻克2nm

8月25日消息，台积电在其召开的第26届技术研讨会上，披露了旗下最新的5nm以及更先进的4nm、3nm制程工艺。此外，台积电还正式宣布在台湾新竹建设新的2nm研发中心，预计将有8000多名工程师投入到2nm工艺的研发上。

台积电表示，其5nm工艺规划了两代，分别是N5和N5P。其中N5确定引入EUV（极紫外光刻）技术，并且已经在大规模量产之中。相较于N7，N5的功耗降低了30%、性能提升了15%，逻辑器件密度是之前的1.8倍。

根据目前的资料显示，采用台积电5nm工艺的芯片有苹果A14芯片（包括Apple Silicon PC处理器）、华为麒麟9000处理器、高通“骁龙875”、联发科“天玑2000”、AMD第四代EPYC霄龙处理器等。

台积电更先进的4nm（N4）、3nm（N3）工艺也在研发当中。其中4nm应该是5nm的终极改良，而3nm则是真正的迭代。

技术指标方面，相较于5nm，3nm将可以带来25~30%的功耗减少、10~15%的性能提升。3nm将在明年晚些时候风险试产，2022年投入大规模量产。4nm同样定于明年晚些时候风险试产，2022年量产。

2nm工艺则是3nm之后的一次重要迭代，与三星激进地选择在3nm节点就导入GAA环绕栅极工艺不同，台积电更为保守，选择在2nm节点才导入GAA工艺，所以2nm节点对台积电而言将是一次重要的技术升级。

台积电此次宣布将新竹建2nm研发中心，其中研发中心项目第一期已经开建，预计将在2021 年完工。

台积电此前曾提到2nm工艺技术研发顺利，已经取得重大突破，成功找到切入GAA工艺的路径。

不过目前来看，台积电2nm工艺的研发也只是刚刚开始，依然需要投入大量资源，这8000多名工程师就是必要条件之一，这也彰显了台积电未来继续保持工艺领先优势的决心。

另外值得一提的是，台积电在此次技术论坛上还推出了名为N12e的新制程工艺节点，绿色LOGO极为醒目，突出的就是其在能耗上的极佳表现。

具体来说，N12e要取代的是22ULL，可带来76%的逻辑密度提升，同等功耗下49%的频率提升、同等性能下45%的功耗减少以及SRAM尺寸50%的缩减。

N12e支持的Vdd电压能够做到0.4V，可以说完美适配IoT设备。事实上台积电的规划就是，面向5G处理器、基带、无线耳机、智能手表、VR、可穿戴设备、入门级SoC等场景领域服务。

参照台积电今年二季度的营运报告，虽然7nm在营收上份额上已达36%，妥妥第一大印钞机，但16nm(12~16nm)还保有着18%的份额，是绝对的中坚，不可忽视。另外，第三大晶圆厂GF（格芯）退出10nm以下制程研发后，也是全力优化12~14nm工艺，争抢IoT、低功耗SoC市场的代工份额。

说到台积电12nm的忠实伙伴，NVIDIA绝对要提，从Volta一路走到当下的Turing，可都是12nm加持，“忠心耿耿”。

编辑：芯智讯-林子    来源：快科技

往期精彩文章

行业交流、合作请加微信：icsmart01
芯智讯官方交流群：221807116