【期刊】基于增益—噪声平面的增益噪声协同优化技术

Zhongchen XU, Menghu NI, Qian XIE, Zheng WANG. The collaborative gain and noise optimization: a design of 150-173-GHz cascode LNA with 22.3 dB gain and 6.92 dB NF based on the gain-noise plane. Sci China Inf Sci, doi: 10.1007/s11432-022-3622-1

研究意义

亚太赫兹技术凭借着宽带频谱资源，在高数据速率无线通信应用等领域具有重要的应用价值。然而，不断发展的收发器对低噪声放大器的增益与噪声提出了更高的要求。在本研究中，我们报告了一种新颖的设计方法，利用增益-噪声平面来寻找cascode拓扑的功率增益和噪声系数的最佳折中。此外，增益-噪声平面和增益状态点随发射极退化电感Ldeg和基极增益提升电感Lb的引入而发生变化，并最终实现了功率增益与噪声的良好折衷。

本文工作

本研究采用一种新颖的增益-噪声平面设计方法，为cascode拓扑寻找发射极退化电感和基极增益提升电感的最优组合。该方法寻到了低噪声放大器设计的最优区域，并在增益-噪声平面上展示了发射极退化电感和基极增益提升电感对单边增益的相反影响以及对增益状态点共同推动作用，取得了功率增益和噪声之间的权衡，进而取得了最佳的综合性能。此外，由于引入了这两个电感，增益-噪声平面和增益状态点发生了变化，由此实现了功率增益和噪声之间的良好折衷。此外，还使用了一种优化的交错调谐技术，通过优化中心频率来减少带内噪声系数退化。

本文的创新点如下：

（1）通过分析增益-噪声平面上低噪声放大器设计的最佳区域以及增益状态点的移动轨迹，完成了低噪声放大器的增益与噪声的协同优化。

（2）通过调整级联放大器的中心频率，在保证增益不变的情况下减轻带内噪声恶化。

实验结果

该芯片采用130-nm SiGe BiCMOS工艺制作，核心电路面积为0.23 × 0.76 mm2，在晶圆上使用晶圆探针完成测量。基于提出的协同优化方法，150-173 GHz LNA的功耗为35 mW，峰值小信号功率增益为22.3 dB，带宽为23 GHz，IP1dB为-19 dBm，仿真NF为6.92 dB。

主要作者简介

许钟琛  

电子科技大学 博士研究生

谢倩  

电子科技大学 副教授

王政  

电子科技大学 教授

---

推荐阅读

蔻享学术 平台介绍

蔻享学术平台，国内领先的一站式科学资源共享平台，依托国内外一流科研院所、高等院校和企业的科研力量，聚焦前沿科学，以优化科研创新环境、传播和服务科学、促进学科交叉融合为宗旨，打造优质学术资源的共享数据平台。

识别二维码，

下载 蔻享APP  查看最新资源数据。

点击阅读原文，查看更多！