加油站| 资深工程师总结减小串扰的7种方法（大疆通用硬件岗解析）
达尔闻加油站，充分利用你的碎片时间涨知识。
加油站系列是此前达尔闻求职系列的延续，秋招季以来该系列已经分享了众多笔试题解析，覆盖华为硬件逻辑岗、大华硬件岗、海康威视等。今后，达尔闻将继续给大家带来最新鲜的笔试题目解析，通过这种方式查漏补缺，检测水平，补充完善你的知识库。下拉文末可以回看全部解析文章。
本期加油站解析题目来源大疆硬件逻辑岗，共2道多选题，涉及知识点包含：信号的串扰，及高速逻辑电平。
NO1
以下哪些方式可以减小PCB表层相邻信号线间串扰影响（）
A 信号线上传输信号的上升时间变快
B 将表层相邻走线改成内层相邻走线
C 减小相邻信号线耦合长度
D 减小相邻信号线间距
解析：信号间串扰的产生及减小的方法。
串扰是因为相邻两条信号线之间因为有较长的平行布线，会有耦合、信号线之间的互感和互容，这样会引起信号线上的噪声。串扰是电磁干扰传播的主要途径，异步信号线，控制线，和I\O口走线上，严重时它会使电路或者元件出现功能不正常的现象。
以下是来自资深工程师的总结：
串扰在高速高密度的PCB设计中普遍存在, 串扰对系统的影响一般都是负面的。为减少串扰, 最基本的就是让干扰源网络与被干扰网络之间的耦合越小越好。在高密度复杂PCB设计中完全避免串扰是不可能的, 但在系统设计中设计者应该在考虑不影响系统其它性能的情况下, 选择适当的方法来力求串扰的最小化。结合上面的分析, 解决串扰问题主要从以下几个方面考虑：
1) 在布线条件允许的条件下, 尽可能拉大传输线间的距离（所以选项D错误）；或者尽可能地减少相邻传输线间的平行长度( 累积平行长度) ,最好是在不同层间走线。（所以选型C正确）
2) 相邻两层的信号层( 无平面层隔离) 走线方向应该垂直, 尽量避免平行走线以减少层间的串扰。
3) 在确保信号时序的情况下, 尽可能选择转换速度低的器件, 使电场与磁场的变化速率变慢, 从而降低串扰。
4) 在设计层叠时, 在满足特征阻抗的条件下,应使布线层与参考平面( 电源或地平面) 间的介质层尽可能薄, 因而加大了传输线与参考平面间的耦合度, 减少相邻传输线的耦合。
5) 由于表层只有一个参考平面, 表层布线的电场耦合比中间层的要强, 因而对串扰较敏感的信号线尽量布在内层。（所以选项B正确）
6) 通过端接, 使传输线的远端和近端终端阻抗与传输线匹配, 可大大减小串扰的幅度。
还有一点也需要大家注意就是信号上升时间，对信号完整性的影响很大。有实验表明，上升沿的串扰的影响相当大，随着上升时间的变短，特别是当平行走线长度小于饱和长度时，串扰电压幅度将迅速减小。（所以选型A正确）
NO2
对于高速逻辑电平应用，下面说法正确的有（）
A TTL与CMOS电平不适合高速应用的原因，一方面电平幅度较大，信号边沿变化所需时间较长，不适合高速信号应用；另一方面传输路径上易受到干扰，不利于远距离传输
B LVDS-LVDS逻辑电平互联的直流耦合方式比较简单，仅需在接收端使用100欧姆电阻实现短接就可
C 高速逻辑电平采用交流耦合方式进行互联时，无需考虑输入端共模偏置电平的要求
D 差分对内两信号走线等长，该要求是基于时序和共模噪声的要求而提出的
解析：考察高速逻辑电平的一些用法。我们就一个个选项和大家介绍：
选项A：TTL电平和CMOS电平是在我们学电路中用的最多的两种电平。达尔闻必考课堂，妮姐曾经介绍过这两种电平，点击这里回看（五大点讲清楚TTL与CMOS电平）。
TTL(晶体管-晶体管逻辑)属于双极型逻辑门，速度快、抗干扰能力和带负载能力强。功耗较大，集成度较低，不适合做成大规模集成电路，主要有54/74系列标准TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五个系列。
TTL电路的传输速度快，传输延迟时间短(5-10ns)；COMS电路的速度慢，传输延迟时间长(25-50ns)。
CMOS逻辑门属于单极型逻辑门，CMOS电路具有制造工艺简单、功耗小、集成度高、无电荷存储效应等优点。与TTL电平相比，COMS的逻辑电平范围比较大，而TTL只能工作在5V以下。
选项B：LVDS 是一种低压、差分信号传输方案，主要用于高速数据传输。
LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。
差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。
差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
差分信号互连器：包括连接线（电缆或者PCB走线），终端匹配电阻。按照IEEE规定，电阻为100欧。我们通常选择100Ω或120Ω的电阻。
选项C：直流耦合(DC Coupling)方式，就是直通，交流直流一起过。由于在接收器的输入端相对于接收器的地是共模电压。这个共模范围是+0.2V~+2.2V。即直流偏置电压要求不高：+0.2V~+2.2V都可以。所以，可以直接使用源端的直流偏置电压，即无论是高速低速、板间、板内，最好都使用直流耦合方式。但是当干扰很大的板间，直流偏置不在范围内的则采用交流耦合。
交流耦合方式(AC Coupling),即隔直流，通交流。线路上需要耦合电容，匹配电阻，还需要加直流偏置电压──V_BIAS，若芯片内部不提供直流偏置的话要在外面接成这个样子，而不能只是简单的匹配电阻了。所以选项C是错误的。
选项D：差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a：抗干扰能力强。因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b：能有效抑制EMI。同样的道理，由于两根信号的极性相反，它们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c：时序定位精确。由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺、温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；（所以选项D 是正确的。）等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
以上2道题的解析，如有小伙伴认为答案有误，或有更好的解释，可在评论区留言告知大家，共同探讨。
下周二，加油站求职解析我们换一换华为的硬件通用岗笔试题。
目前，我们正在通过大疆硬件岗和FPGA逻辑岗的题目，为大家带来笔试题的解析，以及知识的补充。如果有想要解析的题目，可以发给达尔闻安排。同时，欢迎加入达尔闻求职技术交流群，进群方式：添加妮姐微信（459888529），并备注求职，即可邀请进群。
达尔闻求职“加油站”系列：