三大EDA厂商谈Chiplet封装实现难题

文︱ANN STEFFORA MUTSCHLER

来源︱Semiconductor Engineering

编译︱编辑部

‎‎‎‎摩尔定律逐渐接近物理极限，整个半导体产业正面临着巨大变局，产业生态正在重构和扩展。为了延续和超越摩尔定律，芯片异质集成成为半导体发展趋势。‎

‎

混合芯片并将其组装成单个模块具备诸多益处。从设计的角度来看，这种方法提供了最广泛的可用IP选择访问权限，以及为特定应用提供最佳IP，使用最佳工艺技术开发且价格合理的能力。同时，还可以利用OSAT进行组装和测试，而不是仅仅依靠代工厂，从而为供应商提供了更多的封装方案和选择空间。‎

‎这种多芯片或多Chiplet设计方法还有其他不太明显的影响。‎西门子EDA‎‎ DRC产品管理总监John Ferguson表示，一方面，这种方案可能会加剧代工厂之间的竞争，从而导致芯片组成本更低。

另一方面，该方案还允许政府和公司在竞争激烈的市场中利用多个海内外代工厂。这是否会提高或降低安全性可能取决于各种组件的来源，但确实保证了任何代工厂都无法完全访问最终设计及其所有IP。‎

‎“HBM可能来自三星，然后你正在设计你的处理器，这对代工厂来说将是一个更大的挑战，”‎‎Cadence‎‎定制IC和PCB集团产品管理组总监John Park表示。“三星是否与台积电共享完整的晶圆级设计？OSAT一直在这样做。OSAT长期以来一直集成来自多个不同供应商的多个裸片，因为它们不被视为代工竞争对手。这种情况可能会开始改变，并可能形成完整的产业生态，因为现在所有的 OSAT都在提供这方面的特色服务。‎”

‎这将对整个供应链的关系产生重大影响。”谁将与谁分享他们的晶圆？无论是谁制造中介层，都要进行芯片组装，因此你必须展示完整晶圆，”Park表示。“例如，OSAT会获得一个晶圆，然后为其制造凸点并进行切割。随后我们开始讨论Chip-First与Chip-Last方面的问题，或者是否将中介层安装到封装上。最可靠的方法是独立构建中介层，先将其安装到BGA，然后再将芯片连接到BGA上。现阶段，代工厂与OSAT有着非常密切的合作，因为OSAT拥有完整生态，而且归根结底，所有组件都要集成到一个封装上。你可以进行所有预想的高级集成，但在将其放入封装和PCB之前是无用的。‎”

‎图 ：下一代封装/设计影响（图源：Cadence‎）

‎

这也从根本上改变了衍生芯片的等式。西门子EDA的高级IC封装技术专家Kevin Rinebold表示，中介层设计中的混合芯片还可以重复使用先前设计的芯片，以聚合到多个设计组件中。‎

‎因此，重点目前已经转移到创建系统并优化其性能、功耗和成本的最佳方式上。同时也带来了设计团队亟需解决的几个问题，‎‎Synopsys‎‎的产品营销总监Kenneth Larsen表示。其中：‎

如何利用不同的技术节点进行分解设计？‎

如何混合不同类型的技术？‎

如何处理数十或数百个小芯片（Chiplet）？

‎如何将设计扩展到芯片之间潜在的数十亿个连接？‎

如何连接HBM和HBI？‎

‎如何规划信号路径以确保这些信号的完整性？‎

ECO是如何完成的，如果发生影响PCB的变化，如何处理？‎

如何执行分析？‎

‎“所有这些都是联系在一起的，”Larsen表示。“有微凸点，TSV，微型TSV，还有HBM和HBI等接口。芯片之间也存在必须注意的互连。”

‎

‎除了优势外，还有一些问题需要注意。“对于单一供应商，如果出现问题，只需通过单点来追踪根本原因，”西门子EDA的Ferguson表示。“而通过分解交给多个供应商，你要么必须自己做，要么你必须在整个生态系统中浏览信息并指出问题所在。此外，还会给组装厂商来更多的开销，例如供应链和组装规则需要通用或兼容。‎

‎此外，整个供应链的责任可能会发生重大的重新洗牌。“在很长一段时间里，我们拥有硅团队和封装团队，”Larsen称。“这两个不同的组织共同工作。但是，当你进入这些系统时，正在进行大量的集成，团队之间的接触量会急剧增加。未来几年，组织模式将会发生变化。无法确定这两个团队是否会合并为一个负责解决方案性能的团队，一个构建这种系统的团队，或者继续独立运行。通过整合所有这些芯片和技术，并协同优化，我猜测这将成为IC挑战，而不仅是集成挑战。各个团队之间必须密切合作，这是肯定的。”

‎责任和义务是小芯片领域的主要问题。“从商业角度来看，你如何处理设计不同方面的所有权？”Synopsys的高级产品营销经理Manuel Mota问道。“这是一个正在不断变化发展的领域，对于小芯片和多芯片市场来说，这绝对是亟需解决的难题。‎”

‎事实上，非技术性业务问题可能比技术本身更重要。在很大程度上，许多技术问题已经得到解决。英特尔、AMD和Marvell都成功部署了小芯片战略。但是，商业、现成的小芯片更加困难，部分原因是需要更好地表征现成的集成，另一部分原因则是技术人员对于这些部件应该如何组合在一起，以及谁负责这些设计中的不同问题存在不同的意见。‎

‎“在当前的组织模型中，有系统设计人员、SoC前端设计人员、SoC布局布线工程师、电源热噪声工程师、签核团队、DFT、封装、PCB团队，所有这些团队都必须聚集在一起。”Larsen表示。“从来没有一个地方可以把整个系统视为一个整体。许多人一直在使用PowerPoint和Excel来绘制草图，然后创建自己的流程并将其组合。也许这种方法现在有效，但总会打破。成本太昂贵了，不仅在构建流程方面，而且在流程中也有人参与。你不能让高级工程师始终紧盯一个流程，他们需要设计下一代芯片。”

‎在构建这些大型SoC的不同组织和不同团队之间建立一种通用的沟通方式至关重要。“这涉及整个行业，”Mota表示。“如果公司从3D-IC构建这种多芯片SoC，那么它最终需要定义的内部流程。但是，如果从其他公司或从不同工艺的代工厂等处购买其中一些芯片，那么收到的任何芯片都需要集成到此设计流程中。同时，需要提供一套相同的附属品，以便在进行全面验证时将其插入一致的设计流程中，而这仍然是需要改进的。‎”

‎技术方面的最大挑战是如何使用一种或多种标准化互连方案集成所有这些不同的小芯片。

‎

‎西门子EDA的高级IC封装解决方案架构师Anthony Mastroianni表示：“由于用于不同芯片/小芯片的不同DFT工具之间存在互操作性，因此需要实现不同供应商芯片/小芯片之间die-to-die接口的PHY互操作性，以及更复杂的整体封装组装测试。‎”

‎这也包括适当的附属品。但在过去的五年中，在开发适用于来自不同代工厂不同技术的数据结构方面取得了进展。‎

‎“通常，IC工具在单个芯片、单个技术文件、单个规则上工作，”Larsen指出。“我们认为需要扩展这个数据框架，以便混合和匹配技术。例如，如果您使用的是来自您最喜欢的代工厂的3nm工艺制程和来自另一家公司的中介层技术。假设最终在中介层上有两个芯片，采用三种不同的技术。你如何将其集成并看作一个整体？‎”

‎每个die/dielet/tile/chiplet的一些附属品可以作为技术文件引入。但是有一个地方将这两个不同的东西组合在一起，且必须紧密结合。对于技术文件中未表述的地方，如何与其他供应商集成？‎

‎“我们已经与一些晶圆厂和一些集成公司合作，找出一种在芯片之间交换信息的方法，”Larsen说“这不是IP协议。‘把设计发送到OSAT后，需要在进行组装时提出什么样的制造要求？当进入这条路径或那条路径时，应该预先检查哪种设计规则？需要多少进入系统的东西才能制造并实现高可靠性和产量？’业界正在酝酿一些新的技术，以支持两个芯片与晶圆厂或OSAT可以更紧密的组装集成。”‎

‎图：多芯片系统示例（图源：Synopsys）‎

‎

中介层成本过高

先进封装的限制因素之一是中介层的成本。“如果你正在设计一些大容量的产品，则需要外形尺寸和性能，这会花费额外的资金，”Park称。“然而，更多的人会选择没有TSV的有机薄膜。这是一个类似电路板的工艺，而不是像硅中介层那样精细的间距。硅中介层为1μm线，空间较小。使用中介层需要警惕的是有很多不同的类型。‎”

‎直到2010年左右，封装主要是缩小或封装PCB。“这些工具，以及各种层压板样式或其他类型的基板都类似PCB，”他表示。“然后在2011年，Xilinx 中介层的推出改变了世界。我们得到了更多的IC要求，这很有趣。一直有来自PCB方面的要求和技术，但现在随着代工厂进入这项业务，芯片领域需要更多的投入、解决方案和技术。设计数字芯片与设计多芯片模块、系统和封装相比，更需要争分夺秒，且工具互相不适用。‎”

‎也就是说，芯片设计在工具方面需要更多的创新，才能将这些设计结合在一起，并克服令人难以置信的高昂设计成本。‎

‎

贯穿生态系统的难题

随着半导体工具链和制造生态的不断变化，（产业链）是否受到了广泛的影响？OSAT厂商是否有可能承担更多的责任？还是代工厂会继续在封装和组装方面添加新的服务？如果英特尔是该行业的领头羊，其他半导体公司可能会重新调整战略并构建IDM模式。

“英特尔可以借助其晶圆厂完成所有芯片制造流程，包括封装，其他企业不太可能在短期内效仿，”Park表示。“相反，代工厂与OSAT建立了友好的合作伙伴关系。他们意识到需要彼此来完成设计。过去，当代工厂开始涉足这项业务时，他们看起来是要消灭OSAT。但后来他们建立了合作伙伴关系。目前，排名前二的晶圆厂已经在技术会议演讲中展示了与所有各种OSAT的合作关系。当然，也有例外，比如英特尔是IDM厂商，提供一站式技术服务。如果你是AMD或英特尔，你构建了自己的小芯片，并将其用于你正在组装的die-to-die封装，但不太可能对外公开。这就是小芯片生态的障碍，可能要到2025年才能弄解决这一点，这样就可以订购现成的小芯片，添加定制化技术并将其组装集成。这就是DARPA（美国防高级研究计划局）CHIPS（通用异构集成及IP复用策略）项目的愿景。半导体产业正朝着该目标不断努力。‎”

本文内容仅代表作者观点，不代表平台观点。

如有任何异议，欢迎联系我们。

如有侵权，请联系删除。