本文来源：芯动科技作者：伍江华不同于CPU市场的百家争鸣，GPU市场一直处于英伟达和AMD两家独大的状态。伴随着贸易战的升级，海量的AI应用、游戏、云服务等领域急需一款高性能的国产GPU来填补市场的空白。这两年国产GPU的赛道热闹非凡，但是一直没有真正高性能的GPU实际投入市场，终于，在大家望眼欲穿之际，中国一站式IP和芯片定制领军企业芯动科技于2021年11月率先发布了国内第一款高性能GPU-风华1号。这款高性能GPU用实际的参数和演示令人颇感兴奋，其中B卡涉及的Chiplet技术更是吸引了市场的眼球。风华1号GPU发布风华1号采用了Chiplet技术实现性能翻倍公开的数据显示，B型卡通过Innolink

(um)Top_width/bottom_widthMetal0.20.21/0.19Metal0.40.41/0.39Metal0.40.41/0.39Metal0.40.41/0.39Table

：下一代封装/设计影响（图源：Cadence‎）‎这也从根本上改变了衍生芯片的等式。西门子EDA的高级IC封装技术专家Kevin

信号在过渡中具有三个交叉点，导致瞬时扰动并使基于脉冲的CDR结构中的环路不稳定。应用复杂的逻辑来消除不需要的两个子转换在一定程度上缓解这种情况，但也造成复杂的逻辑电路设计和潜在的高功率。

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读用于高速互联D2D

说。“与此同时，它提出了一个非常有趣的验证挑战。确保所有设计都合规且功能正确，需要改变测试生成器的设计方式。它们需要高度可配置，以允许验证自定义功能以及遗留/基线功能。”这是从开放

久违的科普整理栏目回来了，去年年底结束的ICCAD上，本土的EDA企业数量又增多了。这一期，我们就来聊一聊EDA相关的FPGA原型验证。如果大家有什么想了解的内容，可以在后台留言，我们会尽力去整理、编撰相应的短文，与大家分享获得的知识点。什么是FPGA原型验证？EDA工具的使用主要分为设计、验证和制造三大类。验证工作贯穿整个芯片设计流程，可以说芯片的验证阶段占据了整个芯片开发的大部分时间。从芯片需求定义、功能设计开发到物理实现制造，每个环节都需要进行大量的验证。大规模集成电路设计复杂性的提升，使芯片验证面临资金与时间的巨大挑战。早期开发者想验证芯片的设计是否符合预设，只有等待漫长的模拟结果，或是等待流片成果。时间成本和经济成本都较高。现如今验证方法也越来越多，例如：逻辑仿真（功能验证），形式验证，原型验证。功能验证基于软件，验证成本较低，验证环境方便，但性能较差；形式验证为静态验证方式，但不可仿真DUT的一些动态行为。而开发者即可通过用FPGA板拼凑出有效的流程来对设计进行验证，FPGA原型验证这一解决方案就此应运而生。FPGA原型设计是一种成熟的技术，用于通过将RTL移植到现场可编程门阵列（FPGA）来验证专门应用的集成电路（ASIC），专用标准产品（ASSP）和片上系统（SoC）的功能和性能。FPGA原型验证，是SoC基于FPGA的一种验证方式，一般是在前端RTL设计和RTL仿真之后。FPGA和ASIC前端代码都是基于

Modulation，PAM-N)，而四阶脉冲调制(PAM-4)的方式最为广泛应用。在NRZ信号中，一位是一个符号，具有两个不同的幅度电平“0”或“1”。若符号以波特率(Baud

集成电路行业是一个传统行业，从1958诞生到现在也有好几十年了，它的运营模式相对成熟，如今研发模式也已经基本固化，甚至连很多公司的毛利也趋同。前阵子看了热帖《一亿融资够IC初创公司烧多久》颇有感触，也觉得模拟篇还有些可说的。所以抽空先跟大家聊聊模拟设计公司的一些事，以后有机会再聊聊其他。题目借用了Sansen老爷子的书，也算标题党了。

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。

01位宽不匹配Verilog编码中，常见的位宽不匹配错误，有赋值左右位宽不匹配（,=,

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。

往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Perl在IC设计中的应用博文速递：Metal

Spreadsheets）当存在许多违规行为时，这些违规行为中的很大一部分是由一小部分的根本原因造成的。分析它们的推荐方法是使用电子表格查看器。执行以下步骤来使用电子表格查看器调试大部分的违规:1.

Delay2.4b2.4c2.5a2.5b2.6a2.6bInterconnect

存储单元的电荷，如果长期没有使用，会发生电荷泄漏，导致数据错误。不过这个时间比较长，一般十年左右。此种异常是非永久性的，重新擦除可以恢复。三、NOR

summary:ParametersResistanceCapacitanceRemarkSurfaceCouplingTemperature

00绪论数字芯片IP设计：FFT加速核设计FFT是数字信号处理中非常重要的一个组件。担负了时频域数据的转换。同时，FFT中的数据通路也是数字芯片设计中较为典型的案例。我们通过FFT的设计，学习如何实现算法的加速，以及熟悉数字电路数据通路how

package)2.20*E-6TungstenContacts5.30*E-6Highly

Option)本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读软硬结合的智能

($result);2.获取匹配行后面的多行每行含有Error或者Warning则匹配成功，将匹配行在内的连续三行打印并写入文件report.log#!/usr/bin/perl

电子设计自动化（EDA）主要包含“模拟芯片、数字芯片验证和数字芯片实现”三大部分。随着科技发展进入快车道，芯片需求剧增，完善自主研发的EDA技术刻不容缓。开源EDA解决方案由于半导体业界对于开源硬件的兴趣而被大家重新提上了议程。因此，开源EDA的发展也引起了本土企业的关注。开源工具Magic

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读软硬结合的智能

这里记录一下基于脚本的modelsim自动化仿真的一些知识和模板，以后忘记了可以到这里查找。1基本介绍这里介绍一下如何利用脚本调用modelsim进行自动化仿真，随笔前面先介绍一下前仿真，随笔结尾处介绍后仿真。前仿真的基本介绍如下所示，由于我的笔记是写在.do文件中，因此我这里也给代码的格式，如下所示：#

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读软硬结合的智能

方框图02可交付物·用户指南·GDS和CDL文件·LEF和LIB文件·数字模块RTL·行为级仿真模型03性能目标如有需求，请联系：房先生

PHY训练所面临的挑战DDR训练的种类繁多，每个训练的结果都不能出错。同时固态技术协会定义的训练序列都比较单一，如果只使用这些默认序列的话，训练结果在实际工作中并不是一个最优值。目前绝大多数DDR

gating。实际比较精细的设计会存在多个时钟域，例如RISCV啊，AI核心啊总线都用单独的时钟。所以还需具体问题具体对待。但基本原理应该已经讲的差不多了。03SOC的功耗管理RISCV

UNIVERSE：https://vlsiuniverse.blogspot.com/If

UNIVERSE：https://vlsiuniverse.blogspot.com/If

Scaling动态电压调整需要一个多级电源和一个逻辑块来确定给定任务的最佳电压水平。由于必须分析和调节电压水平和工作频率的范围和组合，设备的设计、实现、验证和测试可能特别具有挑战性。3.

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读复位电路基础知识点CXL

international组织（由verilog使用者和计算机辅助工程供应商组成）指定标准。1993年，几乎所有的ASIC厂商都支持verilogHDL，OVI推出了verilog

UNIVERSE：https://vlsiuniverse.blogspot.com/If

协议（1.1版本）学习笔记（六）本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl

①使用异步复位的最大好处就是复位路径上没有延时，如上面的图所示，复位信号一直连接到触发器的复位端口，而不是像同步复位那样需要经过一个复位控制逻辑(如与门)。这样子就减少了外界信号的影响。

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl

placer_max_cell_density_threshold...set_congestion_options...setjgnoredjayers...set_aspect_ratio

协议（1.1版本）学习笔记（五）本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl

混合。在IPU处理内，IPU库采取三种操作缓冲区的方式：1、输入缓冲区，包含需要处理的数据，用户可以自己分配或者由IPU库分配。2、输出缓冲区，包含来自输入缓冲区已经处理完成的数据，用户可以自己分配

request通道上有来自host授权的信用，才能发起请求，跟http://CXL.io类似，每发送一个请求都会消耗掉一个信用。发送该请求之后，device会在H2D

0.概述IP与SoC设计前面也讲了一些综合后的需要进行的一些工作，这里就集中讲一下DC完成综合了，产生了一些文件，我们就要查看它生成的网表和信息，下面就来介绍DC综合完成之后要进行哪些工作：也就是说，DC一般完成综合后，主要生成.ddc、.def、.v和.sdc格式的文件（当然还有各种报告和log）.sdc文件：标准延时约束文件：里面都是一些约束，用来给后端的布局布线提供参考。Scan_def.def文件：DFT、形式验证可能用到里面包含的是一些扫描链的布局信息，需要注意的是，必须在生成ddc网表文件之前生成.def（也就先生成.def文件），以便将def文件包含在ddc文件中。.sdf、.v文件：标准延时格式和网表格式文件，用于后仿真。下面是输出（生成）文件的一些命令：1.综合网表处理与生成IP与SoC设计（1）综合网表的处理：完成综合并通过时序等的分析后，我们需要把设计和约束以某种格式存储好，作为后端工具的输入。把设计以VHDL或Verilog格式存档时，需要去掉或避免文件中有assign指令，因为该指令会使非Synopsys公司的工具在读入文件时产生问题。该指令也可能会在反标(

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl与Design

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读Tcl与Design

）注意这条命令是要知道多时钟周期的终点寄存器的（注意：这条命令设置了所有的前级寄存器时钟端口到C_reg寄存器的D端口路径都是多时钟周期路径，而set_multicycle_path6-setup

协议（1.1版本）学习笔记（三）本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读高速

https://pulsic.com本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读高速

article.本文内容仅代表作者观点，不代表平台观点。如有任何异议，欢迎联系我们。如有侵权，请联系删除。往期精彩回顾2021年的第一场雪！英特尔2020年Q4财报解读高速