查看原文
其他

加油站| 科普:芯片工艺28nm的28是指什么(大疆硬件逻辑岗)

相量子 达尔闻说 2022-04-25

达尔闻加油站,充分利用你的碎片时间涨知识。

本期加油站解析题目来源大疆硬件逻辑岗,共5道问答题,涉及知识点包含:网表仿真、工艺知识、数字通信特点以及容限电压等。

今天要解析的题目仍然来自大疆FPGA逻辑岗B卷,这5道单选题虽然和上次的4道都是同一套题目,但题目类型却差别很大,这次的题目更偏向考察数字IC和FPGA方面的知识。很多同学能把上次的4道题做对,却不一定能把今天的5道题也做对,因为考察范围太广,这也是很多同学抱怨大疆题目比较难的原因,甚至让人怀疑这是不是在应聘FPGA逻辑的岗位。当然也不要担心,只要针对性的学习还是可以提高很多,一起看看今天的解析吧。

10、关于网表仿真的描述正确的是:(   )。(大疆FPGA逻辑岗B卷)
A 为了保证芯片的正常工作,即使在时间和资源紧张的情况下,也需要将所有RTL仿真用例都进行网表仿真并且确保通过                   
B 网表仿真的速度比RTL仿真的速度更快                       
C 网表仿真不能发现实现约束的问题      
D 网表仿真可以发现电路设计中的异步问题
解析:本题目主要考察了对FPGA中仿真的认识
首先介绍下网表是什么。在FPGA设计流程中,所有的代码其最后都会生成一个个的网表文件,这些网表文件就是FPGA最底层的东西,它反映着整个工程的门电路搭建。
我们用Verilog代码设计数字电路然后进行综合,Verilog语言只是代码,它仅仅描述了数字电路的功能,也就是只对电路模块进行行为级的描述。而计算机对Verilog不能直接识别,所以要通过编译器和综合工具进行翻译。编译器检查你的语法错误,以及初步逻辑功能是否正确,然后综合工具再将Verilog语言所描述的电路功能转化成“网表”。综合以后就会生成网表文件,这个文件只是一个电路的雏形,这步完成以后你可以看到RTL电路(RTL级即寄存器级,可以看到寄存器和门电路,主要体现的是逻辑连接关系和模块间的结构关系,和具体的FPGA器件无关)。也可以看到Technology 电路(将RTL电路所表达的结构进行优化,增加或减少一些模块,更接近于最后底层硬件映射的结果,以便于映射到具体的FPGA器件上),就是综合器最后综合出了你设计的功能的逻辑电路,放在网表文件中。到网表层时,你的HDL语言已经完成了自身的使命(语言已经转化成电路了),这时还需要用综合器生成的网表文件根据不同的FPGA来具体的细化这张网表。比如说FPGA开发工具可以具体的算出某个信号的延迟是多少,其中包括多少的走线延迟和多少的组合逻辑延迟。然后最后根据FPGA的内部结构决定把这个门放到哪里,这个就是布局和布线。
下面我们来说一下FPGA中的几种仿真。
RTL仿真(也叫行为仿真、功能仿真、可综合代码的仿真):这个阶段的仿真可以用来检查代码中的语法错误以及代码行为的正确性,其中不包括延时信息。如果没有实例化一些与器件相关的特殊底层元件的话,这个阶段的仿真也可以做到与器件无关。仿真时间需要编写的Verilog待测试源文件以及Testbench仿真文件。如果用到了PLL等IP核,还需要挂载器件库文件。
网表仿真:通过网表反标标准延时格式文件(SDF)进行仿真,仿真速度较RTL仿真慢,由于标准延时格式文件通过SDC约束和单元逻辑延时和线网延时而来,可以发现约束问题(所以C选项错误)。
如果设计的规模较大的话,网表仿真所耗费的时间就比较长(所以B选项错误),所以常采用形式验证手段来保证门级网表在功能上与RTL设计保持一致(所以A选项错误),配合静态时序分析工具保证门级网表的时序。网表仿真中的门级仿真可以发现异步问题(所以D选项正确)。
11、在芯片制造中,工艺结点分为28nm,12nm,7nm等,其中这些28,12,7的含义是指:(  )。(大疆FPGA逻辑岗B卷)
A沟道深度         B 栅极宽度 
C 器件的高度     D 走线的间距
解析:本题目主要考察了IC中的工艺问题
该题目算是一个行业科普性的问题,既然以后要从事该行业的工作,就要对行业中的一些相关术语有一个大致的了解,不然就显得很外行。我们也常常会听到一些IC设计公司在宣传自家芯片的时候都说该芯片采用了多少nm的工艺,其实nm说的就是栅极宽度(所以答案为B。下面为结型场效应管的立体结构图,其中g为栅极,s为源极,d为漏极。

目前集成电路工艺的飞速发展已经有量产的7nm制程的芯片,下一步就是向5nm进军,这样单位面积上的晶体管数量不断增加。而根据登纳德缩放比例,晶体管面积的缩小使得其所消耗的电压以及电流会以差不多相同的比例缩小。也就是说,如果晶体管的大小减半而时钟频率不变,该晶体管的功耗将会降至四分之一。另一方面我们使用新的集成电路工艺可以让设计者大大地提高芯片的时钟频率,因为提高频率所带来的更多的功耗会与晶体管缩放减少的功耗抵消,芯片的性能可以依靠提升时钟频率来获得提高。所以依靠更先进的集成电路工艺我们就可以设计出更复杂、集成度更高、性能更强大的芯片。

12、关于数字通信的特点,下面描述不正确的是(   )。(大疆FPGA逻辑岗B卷)
A 抗干扰能力强,且噪声不积累
B 易于集成,使通信设备微型化
C 易于加密,保密性好                       
D 比模拟通信占据更窄的系统频带,系统设备简单,对同步要求更低
解析:本题目主要考察了数字通信的基本特点
首先了解一下什么是数字通信。信道(指信号传输的通道,可以是有线的,也可以是无线的,甚至还可以包含某些设备)中传输数字信号的系统,称为数字通信系统。数字通信系统可进一步细分为数字频带传输通信系统、数字基带传输通信系统、模拟信号数字化传输通信系统。
数字频带传输通信系统:通常把有调制器件/解调器的数字通信系统称为数字频带传输通信系统。
数字基带传输通信系统:与频带传输系统相对应,把没有调制器件/解调器的数字通信系统称为数字基带传输通信系统。
模拟信号数字化传输通信系统:上面论述的数字通信系统中,信源(信息源,也称发终端,其作用是把待传输的消息转换成原始电信号。信源输出的信号称为基带信号。所谓基带信号是指没有经过调制的原始电信号,其特点是信号频谱从零频附近开始,具有低通形式。根据原始电信号的特征,基带信号可分为数字基带信号和模拟基带信号,相应地,信源也分为数字信源和模拟信源)输出的信号均为数字基带信号,实际上,在日常生活中大部分信号(如语音信号)为连续变化的模拟信号。那么要实现模拟信号在数字系统中的传输,则必须在发端将模拟信号数字化,即进行A/D转换;在接收端需进行相反的转换,即D/A转换。
数字通信的优点:
1)抗干扰能力强:由于在数字通信中,传输的信号幅度是离散的,以二进制为例,信号的取值只有两个,这样接收端只需判别两种状态。信号在传输过程中受到噪声的干扰,必然会使波形失真,接收端对其进行抽样判决,以辨别是两种状态中的哪一个。只要噪声的大小不足以影响判决的正确性,就能正确接收(再生)。而在模拟通信中,传输的信号幅度是连续变化的,一旦叠加上噪声,即使噪声很小,也很难消除它。数字通信抗噪声性能好,还表现在微波中继通信时,它可以消除噪声积累。这是因为数字信号在每次再生后,只要不发生错码,它仍然像信源中发出的信号一样,没有噪声叠加在上面。因此中继站再多,数字通信仍具有良好的通信质量。而模拟通信中继时,只能增加信号能量(对信号放大),而不能消除噪声,所以A选项正确
2)差错可控:数字信号在传输过程中出现的错误(差错),可通过纠错编码技术来控制,以提高传输的可靠性。
3)易加密:数字信号与模拟信号相比,它容易加密和解密。因此,数字通信保密性好,所以C选项正确
4)易于与现代技术相结合由于计算机技术、数字存贮技术、数字交换技术以及数字处理技术等现代技术飞速发展,许多设备、终端接口均是数字信号,因此极易与数字通信系统相连接且更易于集成使得设备微型化,所以B选项正确
数字通信的缺点:
1)频带利用率不高:系统的频带利用率,可用系统允许最大传输带宽(信道的带宽)与每路信号的有效带宽之比来表征。数字通信中,数字信号占用的频带宽,以电话为例,一路模拟电话通常只占据4kHz带宽,但一路接近同样话音质量的数字电话可能要占据20~60kHz的带宽。因此,如果系统传输带宽一定的话,模拟电话的频带利用率要高出数字电话的5 ~15 倍,所以D选项错误
2)系统设备比较复杂:数字通信中,要准确地恢复信号,接收端需要严格的同步系统,以保持收端和发端严格的节拍一致、编组一致。因此,数字通信系统及设备一般都比较复杂,体积较大。不过,随着新的宽带传输信道(如光导纤维)的采用、窄带调制技术和超大规模集成电路的发展,数字通信的这些缺点已经弱化。随着微电子技术和计算机技术的迅猛发展和广泛应用,数字通信在今后的通信方式中必将逐步取代模拟通信而占主导地位。

13、某集成电路芯片,其最大输出低电平VOL_max=0.1V,最大输入低电平VIL_max=1.5V,最小输出高电平VOH_max=4.9V,最小输入高电平VIH_max=3.5V,则其低电平噪声容限VNL=(  )。(大疆FPGA逻辑岗B卷)
A 1.4V         B 1.6V
C 2.0V         D 1.2V
解析:逻辑电平的噪声容限计算
在题目中的电路芯片中,输出在0.1V以下会被认为是逻辑“0”,输出在4.9V以上会被认为是逻辑“1”,0.1V-4.9V之间,是不确定值。同理,输入电压的在1.5V以下会被认为是逻辑“0”,输入在3.5V以上会被认为是逻辑“1”。
噪声容限(Noise Margin)是指在前一极输出为最坏的情况下,为保证后一极正常工作,所允许的最大噪声幅度。
高电平噪声容限=最小输出高电平电压-最小输入高电平电压,即4.9V-3.5V=1.4V。

低电平噪声容限=最大输入低电平电压-最大输出低电平电压,即1.5V-0.1V=1.4V,
所以本题答案选择A
14、以下哪些电路可以设置False_path(   )。(大疆FPGA逻辑岗B卷)
A异步复位                B 异步电路
C 模拟和数字电路接口    
D 不同频率之间的电路
解析:本题目主要考察了FPGA中时序约束的设置
首先大家可能不知道False_path是什么意思,其实这在时序约束的操作中经常会用到,之前讲过时序分析的理论,知道了时序分析的基本方法,而对实际工程进行操作的时候就需要通过设置这些语句来实现对系统的约束。False_path是设置伪路径,什么是伪路径呢?伪路径指的是该路径存在,但该路径的电路功能不会发生或者无须时序约束。如果路径上的电路不会发生,那Vivado综合后会自动优化掉,因此我们无需考虑这种情况。为什么要创建伪路径?创建伪路径可以减少工具运行优化时间,增强实现结果,避免在不需要进行时序约束的地方花较多时间而忽略了真正需要进行优化的地方。伪路径一般用于以下几种情况:
  • 跨时钟域

  • 一上电就被写入数据的寄存器

  • 异步复位或测试逻辑

  • 异步双端口RAM
可以看出,伪路径主要就是用在异步电路的处理上,而仅仅说异步复位不全面,所以B选项的正确。C选项中的说模拟和数字电路接口,这是不对的。D选项不同频率电路可以是同步电路(是否异步要看时钟域是否相同),既然是同步的自然就不需要再使用False_path。
下期预告:
下期会解析以下5道选择题,大家可以先做着试试。(大疆FPGA逻辑岗B卷)。

15、从奈奎斯特采样定理得出,要使实信号采样后能够不失真还原,采样频率f与信号最高频率fs的关系是:(   )。

A f大于等于2fs      B f小于等于2fs 

C f大于等于fs        D f小于等于fs

16、以下哪种异常可以用逻辑分析仪测试(   )。

A 信号间串扰过大  

B 6个信号的异常组合

C 信号占空比超标  

D 信号上升沿缓慢

17、下图所示环形振荡器,单个反相器延时为3us,稳定震荡后,输出的周期信号频率为多少?(   )。

A 60us                   B 15us  

C 20us                   D 30us

18、下列说法正确的是:(   )。

A Altera的MAX7000系列属于FPGA结构

B FPGA全称为复杂可编程门阵列

C 基于SRAM的FPGA器件,每次上电之后必须重新进行配置

D FPGA是基于乘积项结构的可编程逻辑器件

19、在数字电路设计中,要求模块设计中保持寄存器输入输出的好处(   )。

A 没有好处              B 降低亚稳态概率

C 提高仿真速度       D 利于时序收敛
求职加油站系列希望辅助大家找到好工作,ADI最近正在开放实习生岗位,也有正式岗预告,关心面试笔试、简历问题等,千万不要错过这场与HR的面对面。明晚8点ADI HR在B站等你来,扫描下方二维码进入直播间。
END

目前,我们正在通过大疆硬件岗和FPGA逻辑岗的题目,为大家带来笔试题的解析,以及知识的补充。如果有想要解析的题目,可以发给达尔闻安排。同时,欢迎加入达尔闻求职技术交流群,进群方式:添加妮姐微信(459888529),并备注求职,即可邀请进群

达尔闻求职“加油站”系列:

磁珠的用法、PCB布线3W规则

单比特信号跨时钟域问题详解

如何搞定状态机问题
电容击穿表现为短路?MOS管导通损耗和什么有关?

毛刺滤除的代码应该如何写

资深工程师总结减小串扰的7种方法

二进制数11.101对应的十进制数是多少

FGPA时序分析看这篇就够了
逻辑电路24种表达式

达尔闻 求职“笔试经”系列:

华为硬件逻辑岗(FPGA)

紫光展锐数字IC岗(编程题)


达尔闻 求职“面试经”系列
从无人机爱好者到获得DJI大疆Offer
offer拿到手软,最后选华为!


您可能也对以下帖子感兴趣

文章有问题?点此查看未经处理的缓存