Tile将上一代独显大部分功能和高性能特性搬到了核显中，大大提高了核显的游戏和图像计算密集型应用的体验，属于常规操作。更有意思的是，在之前的设计中，核显一般内置了各种视频流解码器和Display

Number，也就是link宽度和分叉。做好这一步，链接就完全打通了，x1、x2、x4、x8还是x16也决定好了，之后如果RP和EP是Gen1和Gen2的话，就进入L0，开始正常工作了。Link

内存条的厂家、容量等基本内容和稳定运行所需要的时序信息，都存储在内存条的SPD上，它一般通过I2C来读取（DDR5后是I3C）。XMP这种“官方超频”信息也存在SPD中，在DDR4的时代还是XMP

https://uefi.org/sites/default/files/resources/What%20is%20UEFI-Aug31-2023-Final.pdf

IP的DNA，事实已经证明RISC-V的灵活性。不仅如此，本次峰会的一个显著的亮点就是RISC-V在大热的AI上的应用，成为AI平台的新选择。RISC-V为何能如此长袖善舞呢？RISC-V架构优势

Sx一级级台阶一样下去的，甚至和主板的全局Reset的逻辑都有很大公共部分。在这里，软件关机和按下电源键关机走的流程完全一致。如果你打开一个“decent”的主板原理图，一定有一页叫做Power

ROM转换出来GOP接口，供UEFI启动时候使用。Anyway，我们现在有了GOP驱动来让显卡干活。GOP接口里面最重要的接口就是Blt，熟悉图像处理或者Windows

bit的数据（不考虑纠错码的情况），这64bit是同步传输过来的吗？实际上并不是，如果要在一个源时钟的基础上，采样所有数据线DQ线，很难做到有窗口同步采样，Read

对主板上的PCI扩展插槽，用户插入什么设备，插在哪个槽内都不能在出厂时确定。我们这里要尽量考虑平衡原则和效率原则。我们将所有插槽的INTA#~INTD#分成四组串联起来如何？这样离得最近的Slot

Zen4c分析：https://www.semianalysis.com/p/zen-4c-amds-response-to-hyperscale

【1】VisionFive2官网：https://www.starfivetech.com/site/boards【2】QuickStart

Code）驱动得以运行，今天，也让x86仿真器可以自动运行。x86Emulator仅需要安装标准的PECOFF_IMAGE_EMULATOR_PROTOCOL，并在machine

的实验品。它和LinuxBoot这种抹去了UEFI而纯Linux环境的BootLoader不同，也与再次重建一个轻薄型UEFI环境的UefiPayload【2】

SystemReady认证金标准介绍借助规范、兼容性测试工具和认证，这才让操作系统ARM

Thumb指令所达不到的，提供了极大的灵活性。RISC-V架构是开放和免费的，任何人都可以在官网[1]上下载到指令集文档和特权架构文档。指令集文档只有二百多页，相当少，这是长达几千页臃肿的IA32

PR2：https://www.kedglobal.com/korean-chipmakers/newsView/ked202212080014[3]Pseudo-channel专利:

Interview：https://www.theregister.com/2022/05/07/riscv_ceo_seeks_world_domination/[2]

4.0后几乎出现在所有的服务器主板上，你也可以看看你的主板上是不是也有Retimer，是哪家的Retimer。值得一提的是，国内厂商澜起科技也出品自己的Retimer芯片，是国产替代的一环。参考资料

4-level）编码并不是一个新技术，在超高速以太网编码上已经广泛应用。但这是它第一次应用在板级总线编码。我们知道，PCIe传输信号是一对差分信号，解码的时候只有0和1两种，叫做NRZ

5.0中常见的概念引入，和PD快充一起变成了TBT的标准组成部分：来源：WikiChip注意这个Type-CIO包含DP、PCIe和USB3.1的各个协议。那么Retimer是什么呢？我们在PCIe

性能核和能效核不同的设计目标，意味着它们有不同的最佳应用workload。好马须配好鞍，要它们各自运行在最佳状态，需要任务调度器将合理的任务调度到合适的内核种类上。这就需要调度器知道what

SR：即以前的ServerReady，适用于server和workstation。它除了要求SBBR之外，SBSA和SBBR被替换为通用的BSA规范和SBSA规范。SystemReady

{0x00,0x02,0x01,0x00,0x1F,0x01,0x01,0x7D,0x05,0x05,0x09,0x09,0x11,0x21,0x41,0x05,0x02,0x00,0x00},

4266Mbps的传输带宽。这点没有任何区别。在厘清了这些误解后，在答案揭晓之前，我们还需要了解LPDDR和DDR的一些主要区别，这样有助于我们理解最后的数据。LPDDR4

SpecDB的加入，让DQ的连线变短，提高了信号的质量。但Buffer的加入让数据延迟也加大了，但带来稳定性。DB的加入，让DQ线也被一分为二，和内存控制器的连接部分也叫做Front

主板PCI设备树，IRQ，OS支持哪些功能等等）；OS还可以调用firmware提供的接口；固件从OS那里能得到各种事件(Event)的通知等等。这点正是ACPI强大灵活之处。ACPI

PCI/PCIe的各种特性（Feature）设置，如CTO等等。作为初始化的第一步，bifurcation的重要性自不待言。它决定了各个设备和PCIe插槽的通道宽度。它一般有三种方式：Hard

3500MHz=3.5GHz十分简单，是不是？慢着，既然内存控制器的频率来源于BCLK，那为什么还有2133这些奇怪的频率呢？内存频率的Ratio

12个内核，每个Die很小。每个Die加上外围电路封装成一个单独的CPU，4个CPU再通过总线组成一个多路(way/socket)系统。我们来看看他们的性能差距和成本差距。性能差距

https://www.ibm.com/blogs/systems/ibm-power8-cpu-and-nvidia-pascal-gpu-speed-ahead-with-nvlink/[3]

Hammer的原理是：我们访问某个Row后，会在它周围形成电场，会让它周围的Row的内容decay变快。如果我们大量重复访问该Row，它的旁边row

Cache）。Cache的各个层次之间内容可以是相互包含的（Inclusive），也可以是排斥的（Exclusive）。Inclusive和exclusive

prefetch。有同学会问了，你刚才说了DDR4不能从8n变成16n，是碰到了巨大的问题。为什么DDR5又没有问题了呢？因为协议没有公布，等公布后我们再来回顾这个问题。参考资料

Pointer寄存器，该寄存器存放Capabilities结构链表的头指针。在一个PCIe设备中，可能含有多个Capability结构，这些寄存器组成一个链表，其结构如图：PCIe的各种特性如Max

Timeout(CTO)，MaxPayload等等几十个特性，而且还在随着PCIe版本的进化不断增加中，对电源管理也提出了单独的State（L0/L0s/L1等等）。这些请参见PCIe

16即每16个中断一组，共享一个优先级，共16个。因为32以下vector被异常和保留占据，2到15是中断的优先级。数字越大越高优先级。中断优先级的控制是靠LAPIC的TPR（Task

spec为每个PCI设备定义了四个中断引脚，分别是INTA#，INTB#，INTC#和INTD#，如图：如果PCI设备为单功能设备，则必须使用INTA#，对于多功能设备,各功能设备可任意接至PCI

在PIC时代，外部中断源都要连接到8259的IRQ引脚上，8259会通过INTR告诉CPU发生了中断。这时OS或者BIOS的中断控制程序会检查谁发生了中断，从而调用相应的中断相应历程。

3.0最大只能允许23dB的衰减。所以不经过处理，信号从发送端Tx到达接收端Rx时，已经有了较大的损耗，可能导致Rx无法正确还原和解码信号，从而出现误码，甚至眼图完全闭合。为降低误码率，USB

(CKE)使能后，每一次读写操作大致分为三个步骤：1.发送ACTIVATE（ACT）命令，它会选中一个bank中的一个行row，row的内容会进入Row的buffer中，也就是结构框图的sense

现实中我们除了看到ATOM系列全部是SOC、部分低端入门系列服务器是SOC（它原因比较有趣，我们今后再说）外，绝大部分主流系统PCH还是傲娇地继续战斗在第一线。这是为什么呢？有两个原因十分明显：1.

存满数据后，机械硬盘只有磁级变化，质量不变；而SSD因为锁住了更多的电子（但要记住，是0变多了，而不是1），所以变重了，尽管只有几乎可以忽略的一点点！生活中真是充满了各种有趣的意想不到的知识！

Q：微软第一个支持UEFI吗？A：苹果最先推出基于UEFI的电脑。苹果公司往往不是某项技术的发明者，却是该技术用的最早和最好的。它这种勇吃、会吃第一个螃蟹的伟大公司，成为市值第一也是名至实归啊。

CPU，它所标称的支持主频也不高：而市场上的很多主板却号称支持更高的内存频率：而内存标称的支持频率更高：将这个支持4000的内存，插在支持3200的主板上，配上仅仅最高2400的i7

我们前文介绍FTL（传送门）时，介绍了闪存的存储特性。我们知道了闪存写入是以page为单位，而擦除是以block为单位，在写之前必须擦除。我们也知道了为了延长闪存的生命周期和寿命均衡（Wear

GPU，为了保证GPU和HBM内存的高带宽和低延迟，要尽量靠近GPU和HBM，它们之间就采用了EMIB。而CPU和GPU直接则用传统的第一种在基板里面走长线的形式：这就解释了为什么Kaby

https://link.zhihu.com/?target=https%3A//www.google.com/about/datacenters/efficiency/internal/

(猜猜引申自哪里？)CPU品质各有不同，VID缺省对于的Vcore，也就是Auto对于你的CPU不一定最优，资深玩家完全可以试着调低Vcore来省电。绿色环保，利国利民，何乐而不为呢？结论

ISS上所有舱外的电子设备都有加热器(heater)，包括机械臂等控制部件。没有加热器的设备都会被认为不可用。因为下面要说的散热问题，加热设备实际上并不需要功率很大。散热

在现代的Linux发行版中，例如Ubuntu中，你也会发现一样的现象：那这些内存都被拿去干了什么呢？软件的摩尔定律